用于封装应力敏感器件的硅保护物制造技术

一种表面安装半导体封装、半导体器件以及用于上述制造表面安装半导体封装和电子器件的方法，所述半导体封装包括引线框架组件；集成电路器件，设置在引线框架组件上；硅保护物，设置在集成电路器件上，其中硅保护物配置为减轻施加到集成电路器件的封装应力；以及模塑层，包封集成电路器件、硅保护物以及至少一部分引线框架组件。

【技术实现步骤摘要】
【专利说明】
技术介绍
这些年来，封装技术进化成开发更小、更便宜、更可靠以及更环境友好封装。例如，开发出芯片尺寸封装技术，使得直接表面可安装的封装具有不大于集成电路芯片面积1.2倍的表面面积。晶片级封装(WPL)是一种芯片尺寸封装技术包括各种技术使得集成电路芯片在分割前以晶片级封装。晶片级封装将晶片制造工艺延伸到包括器件互连和器件保护工艺。因而晶片级封装允许晶片级的晶片制造、封装、测试以及老化工艺(burn-1n)集成地制造工艺。半导体器件制造中使用的一些制造工艺使用显微光刻法在圆形晶片上图案化集成电路，圆形晶片由半导体形成，例如硅、砷化镓等。典型地，将图案化晶片分割成单个集成电路芯片或管芯以将集成电路彼此分离。使用各种封装技术组装或封装单个集成电路芯片以形成半导体器件，半导体器件可以安装在印刷电路板上。
技术实现思路
描述了一种表面安装半导体封装、电子器件以及用于制造表面安装半导体封装和电子器件的方法，该表面安装半导体封装包括引线框架组件；设置在引线框架组件上的集成电路器件；设置在集成电路器件上的硅保护物(silicon shield)，其中硅保护物配置为减轻施加到集成电路器件的封装应力；以及包封集成电路器件、硅保护物以及至少一部分引线框架组件的模塑层，保护物。在实施例中，使用根据本专利技术示例技术的电子器件包括印刷电路板和表面安装半导体封装。在实施方式中，使用根据本专利技术示例技术的用于制造表面安装半导体封装和/或半导体器件的一种工艺包括在引线框架组件上放置集成电路器件；在集成电路器件上放置硅保护物；以及形成包封集成电路器件、硅保护物以及至少一部分引线框架组件的模塑层保护物。本
技术实现思路
以一种简化的形式引入概念的选择，其将在下文的【具体实施方式】中进一步描述。本
技术实现思路
并不旨在确定权利要求所要求保护主题的关键特征或必要特征，也不旨在用于帮助决定权利要求所要求保护主题的范围。【附图说明】详细说明将参照附图描述。说明书和附图中不同示例中的相同的附图标记代表相似或相同的部件。图1A是横截面侧视图，示出了根据本专利技术的示例实施例的包括设置在集成电路管芯上的硅保护物的一种表面安装半导体封装的实施例保护物。图1B是局部俯视图，示出了根据本专利技术的示例实施例的包括设置在集成电路管芯上的硅保护物的一种表面安装半导体封装的实施例保护物。图2示出了一种用于制造表面安装半导体封装示例工艺的流程图，表面安装半导体封装包括设置在集成电路管芯上的硅保护物，例如如图1A和1B所示的表面安装半导体封装。【具体实施方式】概述半导体封装促进比使用许多其他封装技术制造的器件更低成本、具有更小尺寸以及提供更低寄生效应的半导体器件的生产。但是，在应力敏感器件中，封装应力能够影响温度系数(TC)与热滞后(TH)性能。精确测量器件，例如有源管芯，在制造期间对应力更敏感并且在封装组件之后和在可靠性测试之后要求最小的信号漂移，例如参考电压、DAC与ADC测试。因此，描述了一种表面安装半导体封装、电子器件以及用于制造表面安装半导体封装和电子器件的方法，其包括引线框架组件；设置在引线框架组件上的集成电路器件；设置在集成电路器件上的硅保护物，其中硅保护物配置为减轻施加到集成电路器件的封装应力；以及包封集成电路器件、硅保护物以及至少一部分引线框架组件的模塑层保护物。在实施例中，使用根据本专利技术示例技术的电子器件包括印刷电路板和表面安装半导体封装。在实施例中，使用根据本专利技术示例技术的用于制造表面安装半导体封装和/或半导体器件的一种工艺包括在引线框架组件上放置集成电路器件；在该集成电路器件上放置硅保护物；以及形成包封集成电路器件、硅保护物以及至少一部分引线框架组件的模塑层保护物。这里公开的表面安装半导体封装通过在集成电路器件和/或应力敏感器件上放置硅保护物减轻来自封装组件制造和可靠性测试的应力效应，其中硅保护物提供额外的保护层。示例实施例图1A和1B不出了根据本专利技术的不例实施例的一种表面安装半导体封装100和半导体器件保护物。半导体封装100包括半导体器件，半导体器件被配置为封装和安装到电子器件，例如印刷电路板114，以形成另一个电子器件。半导体封装的一些例子可以包括小外形晶体管、精确测量器件、或者其他敏感集成电路器件。如图1A和1B所示，表面安装半导体封装100可以包括引线框架组件102。在实施例中，引线框架组件102可以包括引线框架，其进一步包括金属结构，在表面安装半导体封装100内金属结构配置为从集成电路器件104输送电子信号到外部器件(例如，印刷电路板114)。在一些示例中，引线框架可以通过从铜或铜合金平板移除材料制造。一些用于制造引线框架的工艺可以包括蚀刻(适用于少量引线框架制造)和/或冲压(适用于大量引线框架制造)。在实施例中，引线框架组件102可以包括至少一个引线框架接触垫116和/或引脚，其可以包括引线框架上的部分引线，引线框架被配置为提供到外部器件例如印刷电路板114的电接触和/或电信号。在其他实施例中，引线可以电耦合至引线框架接触垫116，并且引线框架接触垫116可以形成为与引线框架组件102分离。在这些实施例中，引线框架接触垫116可以包括设置在表面安装半导体封装100底部的金属和/或导电接触垫。如图1A和1B所示，表面安装半导体封装100可以包括设置在引线框架组件102上的集成电路器件104。在实施例中，集成电路器件104可以包括至少一个集成电路(例如集成电路管芯)，其已自加工过的半导体晶片的一部分(未显不)形成和/或作为其一部分形成。集成电路器件104可以包括数字集成电路、模拟集成电路、混合信号电路等。在一个或多个实施例中，集成电路器件104可以包括数字逻辑器件、模拟器件(例如放大器等)、以及它们的组合等。如上所述，集成电路器件104可以使用各种制造技术制造。例如，集成电路器件104可以通过互补金属氧化物半导体(CMOS)工艺、双极半导体工艺等制造。集成电路器件104可以包括形成在其中的电互连(例如集成电路、再布线层(redistribut1n layer)、通孔、接触垫等)。在实施例中，集成电路器件104可以包括有源管芯(例如处理器)和/或无源管芯(例如电容、晶体管等)。另外，集成电路器件104可以包括电互连(例如接触垫、金属垫，比如铜和/或招、凸点下金属化层(UBM，under-ball metallizat1n)等)，电互连配置为提供集成电路器件104与外部组件(例如印刷电路板)之间的电连接(通过再布线层、通孔、焊料凸块、和/或其他电互连)。集成电路器件104可以配置为使用表面安装技术，例如拾取和放置(pick-and-place)技术，親合至引线框架组件102。在实施例中，集成电路器件104可以物理和/或电耦合至引线框架组件102。在一个实施例中，集成电路器件104可以使用管芯连接(die attach) 118耦合至引线框架组件102。管芯连接118可以包括用于将集成电路器件104耦合至引线框架组件102的材料。管芯连接118 —些例子可以包括环氧树脂管芯连接、共晶管芯连接、和/或焊料连接。在一个具体的实施例中，集成电路器件104可以使用至少一个引线接合(wireboncOllO电连接至引线框架组件102。引线接合可本文档来自技高网...

【技术保护点】
一种表面安装半导体封装，包含：引线框架组件；集成电路器件，设置在所述引线框架组件上；硅保护物，设置在所述集成电路器件上，其中所述硅保护物配置为减轻施加到所述集成电路器件的封装应力；以及模塑层，包封所述集成电路器件、所述硅保护物以及至少一部分所述引线框架组件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M·程，K·王，T·田，M·伊亚施，T·范，B·拉什，
申请(专利权)人：马克西姆综合产品公司，
类型：发明
国别省市：美国;US