一种多功能协议总线控制器集成电路制造技术

本实用新型专利技术公开了一种多功能协议总线控制器集成电路，包括AHBArb仲裁器、数据总线、若干协议控制器、用于检测各协议控制器是否中断的系统控制模块、时钟管理模块以及用于与外部芯片的总线接口相连接的接口转换电路，接口转换电路的输出端与AHBArb仲裁器的输入端相连接，AHBArb仲裁器的输出端与数据总线相连接，各协议控制器均与数据总线相连接，系统控制模块的输入端与各协议控制器相连接，系统控制模块的输出端与时钟管理模块的输入端相连接，时钟管理模块的输出端与各协议控制器内的时钟门控相连接。本实用新型专利技术具有小型化、集成度高及多功能的特点，系统设计灵活，设计难度低。

【技术实现步骤摘要】
【专利摘要】本技术公开了一种多功能协议总线控制器集成电路，包括AHBArb仲裁器、数据总线、若干协议控制器、用于检测各协议控制器是否中断的系统控制模块、时钟管理模块以及用于与外部芯片的总线接口相连接的接口转换电路，接口转换电路的输出端与AHBArb仲裁器的输入端相连接，AHBArb仲裁器的输出端与数据总线相连接，各协议控制器均与数据总线相连接，系统控制模块的输入端与各协议控制器相连接，系统控制模块的输出端与时钟管理模块的输入端相连接，时钟管理模块的输出端与各协议控制器内的时钟门控相连接。本技术具有小型化、集成度高及多功能的特点，系统设计灵活，设计难度低。【专利说明】一种多功能协议总线控制器集成电路
本技术属于集成电路领域，涉及一种多功能协议总线控制器集成电路。
技术介绍
目前芯片的设计日益注重高集成度、多功能性、低功耗、小型化等技术指标，其直接影响着整个芯片设计产业。而随着芯片产业的技术不断革新，以及系统应用设计的简单化和设计功能多样化的要求，带来了芯片的功能复杂性的非线性提高，同时芯片制造技术的高速发展，使得更多功能单芯片集成成为可能。 就目前的芯片设计领域，还未有将电子计算机系统常用的协议控制器单芯片集成电路，且目前的SoC芯片集成的接口控制器相对单一，如集成的设计多为计数器、定时器、中断控制器等，同时SoC内部已经决定了使用的内核模块，如ARM、PPC，这对于一些对上述内核不熟悉的设计工程师来说，无疑需要重新学习软件开发环境和开发流程，增加了系统设计的难度。
技术实现思路
本技术的目的在于克服上述现有技术的缺点，提供了一种多功能协议总线控制器集成电路，该集成电路具有小型化、集成度高及多功能的特点，系统设计灵活，设计难度低。 为达到上述目的，本技术所述的多功能协议总线控制器集成电路包括AHBArb仲裁器、数据总线、若干协议控制器、用于检测各协议控制器是否中断的系统控制模块、时钟管理模块以及用于与外部芯片的总线接口相连接的接口转换电路，接口转换电路的输出端与AHBArb仲裁器的输入端相连接，AHBArb仲裁器的输出端与数据总线相连接，各协议控制器均与数据总线相连接，系统控制模块的输入端与各协议控制器相连接，系统控制模块的输出端与时钟管理模块的输入端相连接，时钟管理模块的输出端与各协议控制器内的时钟门控相连接。 所述若干协议控制器包括CAN控制器、I2C控制器、1553B总线、TC控制器及TM控制器，CAN控制器、I2C控制器、1553B总线、TC控制器及TM控制器均与数据总线及系统控制模块相连接，时钟管理模块的输出端与CAN控制器内的时钟门控、I2C控制器内的时钟门控、1553B总线内的时钟门控、TC控制器内的时钟门控及TM控制器内的时钟门控相连接。 所述数据总线为AHB总线。 所述数据总线还连接有扩展接口。 所述各协议控制器均通过AHB SLAVE接口分别与数据总线相连接。 所述CAN控制器设有接收FIFO及OverRun寄存器。 本技术具有以下有益效果: 本技术所述的多功能协议总线控制器集成电路通过数据总线及AHBArb仲裁器将各协议控制器集成起来，从而实现小型化，集成度高，通过可以根据需要选择各协议控制器的类型，从而提高本技术对不同嵌入式计算机内核微处理器的兼容性，系统设计灵活、设计难度低。同时通过系统控制模块实时的检测各协议控制器是否中断，当任意一个协议控制器中断时，则通过时钟管理模块使该协议控制器的时钟关断，从而实现低功耗的设计。 进一步，各协议控制器包括CAN控制器、I2C控制器、1553B总线、TC控制器及TM控制器，从而极大的提高该集成电路对不同嵌入式计算机内核微处理器的兼容性。 进一步，所述数据总线上还连接有扩展接口，使得后续协议控制器扩展方便、简单，高独立性，从而提高本技术的可靠性，降低本技术的研发时间。 【专利附图】【附图说明】 图1为本技术的结构示意图。 其中，I为接口转换电路、2为AHBArb仲裁器、3为数据总线、4为系统控制模块、5为时钟管理模块、6为1553B总线、7为CAN控制器、8为I2C控制器、9为TC控制器、10为TM控制器、11为扩展接口。 【具体实施方式】 下面结合附图对本技术做进一步详细描述: 参考图1，本技术所述的多功能协议总线控制器集成电路包括AHBArb仲裁器 2、数据总线3、若干协议控制器、用于检测各协议控制器是否中断的系统控制模块4、时钟管理模块5以及用于与外部芯片的总线接口相连接的接口转换电路1，接口转换电路I的输出端与AHBArb仲裁器2的输入端相连接，AHBArb仲裁器2的输出端与数据总线3相连接，各协议控制器均与数据总线3相连接，系统控制模块4的输入端与各协议控制器相连接，系统控制模块4的输出端与时钟管理模块5的输入端相连接，时钟管理模块5的输出端与各协议控制器内的时钟门控相连接。 需要说明的是，所述若干协议控制器包括CAN控制器7、I2C控制器8、1553B总线6、TC控制器9及TM控制器10，CAN控制器7、I2C控制器8、1553B总线6、TC控制器9及TM控制器10均与数据总线3及系统控制模块4相连接，时钟管理模块5的输出端与CAN控制器7内的时钟门控、I2C控制器8内的时钟门控、1553B总线6内的时钟门控、TC控制器9内的时钟门控及TM控制器10内的时钟门控相连接，数据总线3为AHB总线，数据总线3还连接有扩展接口 11，各协议控制器均通过AHB SLAVE接口分别与数据总线3相连接，CAN控制器7设有接收FIFO及OverRun寄存器。 本技术的具体工作过程为: 外部芯片的数据经接口转换电路I进入到AHBArb仲裁器2，在AHBArb仲裁器2中进行仲裁后经数据总线3进入到对应的协议控制器中，同时系统控制模块4采集各协议控制器的工作信息，并根据所述工作信息判断各协议控制器是否发生中断，当任意一个协议控制器发生中断时，产生控制信号，然后将所述控制信号输入到时钟管理模块5中，时钟管理模块5即可将该协议控制器的时钟关断，从而降低功耗，同时可以通过扩展接口 11进行后续电路的集成。 其中，CAN控制器7实现了 SJA1000相同的功能，协议兼容CAN2.0B，设计内部配置64x8数据接收FIFO，同时内部配置接收数据帧的帧信息FIFO(大小为64x8)。在接收一帧数据帧后，将接收数据到的数据写入接收FIFO中，在写入数据的同时将接收到的当前帧的帧信息存入帧信息FIFO中，存储的帧信息为当前帧的数据个数(接收的数据和接收帧的ID信息DataNum 4位)和当前帧是否为溢出帧(OverRunl位)共5位。在读取接收FIFO数据时，数据巾贞信息将DataNum和OverRun输出，OverRun信息保存至OverRun寄存器中，CPU可通过数据总线3读取OverRun信息,确定读出数据巾贞是否溢出；读出的DataNum用于接收完数据后接收FIFO的读指针跳转步长。 设计中通过状态机依据协议帧定义，将串行数据进行解析并转换成字节数据，内部集成8x8寄存器组用于数据帧的数据场数据的接收，同时内部集成本文档来自技高网...

【技术保护点】
一种多功能协议总线控制器集成电路，其特征在于，包括AHBArb仲裁器(2)、数据总线(3)、若干协议控制器、用于检测各协议控制器是否中断的系统控制模块(4)、时钟管理模块(5)以及用于与外部芯片的总线接口相连接的接口转换电路(1)，接口转换电路(1)的输出端与AHBArb仲裁器(2)的输入端相连接，AHBArb仲裁器(2)的输出端与数据总线(3)相连接，各协议控制器均与数据总线(3)相连接，系统控制模块(4)的输入端与各协议控制器相连接，系统控制模块(4)的输出端与时钟管理模块(5)的输入端相连接，时钟管理模块(5)的输出端与各协议控制器内的时钟门控相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：余志军，杨博，
申请(专利权)人：中国航天科技集团公司第九研究院第七七一研究所，
类型：新型
国别省市：陕西;61