一种基于双面引脚阵列半导体芯片的测试治具制造技术

本实用新型专利技术公开了一种基于双面引脚阵列半导体芯片的测试治具，包括测试主板、主测试插座探针定位板、主测试插座探针保持板、主测试插座弹簧测试探针、被测半导体芯片、上测试座辅助测试电路板、上测试插座探针定位板、上测试插座探针保持板、上测试插座弹簧测试探针、测试用存储芯片、存储芯片测试插座探针定位板、存储芯片测试插座探针保持板、存储芯片测试插座弹簧测试探针和压块。本实用新型专利技术是在传统的测试座的基础上，通过上测试插座以及上测试插座辅助测试电路板及存储芯片测试插座，构建一种新的测试架构，从而完成双面引脚阵列半导体芯片的系统测试，满足双面引脚阵列半导体芯片新型封装技术的需要。

【技术实现步骤摘要】

本技术涉及半导体测试
，具体地是涉及一种基于双面引脚阵列半导体芯片的测试治具。
技术介绍
随着科学技术的发展，电子芯片已经广泛应用于各种电子产品中。在完成芯片大批量生产后，需要对芯片的合格性进行检测，以此来挑选出不合格的芯片，而保留合格的芯片。然而，在当前半导体芯片测试领域，测试插座主要包括下测试座主体、测试探针以及下测试座探针保持板，以此来完成单面引脚阵列芯片的测试。即其只能用来测试单面引脚阵列的芯片，针对双面引脚阵列的新型封装技术芯片，尤其是层叠式半导体芯片的主芯片而言，这种测试插座就不具有同时测试芯片的上下两面的功能。因此，本技术的专利技术人亟需构思一种新技术以改善其问题。
技术实现思路
本技术旨在提供一种基于双面引脚阵列半导体芯片的测试治具，其可以完成双面引脚阵列的半导体芯片的功能和系统测试。为解决上述技术问题，本技术的技术方案是:—种基于双面引脚阵列半导体芯片的测试治具，自下而上依次包括测试主板、主测试插座探针定位板、上测试插座探针定位板、上测试插座辅助测试电路板、存储芯片测试插座探针定位板和压块。其中所述主测试插座探针定位板和所述上测试插座探针定位板之间留有用于固定被测半导体芯片的第一容置空间；所述存储芯片测试插座探针定位板和所述压块之间留有用于固定测试用存储芯片的第二容置空间。所述主测试插座探针定位板内部嵌有一个或者多个主测试插座弹簧测试探针，所述主测试插座弹簧测试探针的一端与所述测试主板连接，另一端与所述被测半导体芯片连接。所述上测试插座探针定位板内部嵌有一个或者多个上测试插座弹簧测试探针，所述上测试插座弹簧测试探针的一端与所述被测半导体芯片连接，另一端与所述上测试插座辅助测试电路板连接。所述存储芯片测试插座探针定位板内部嵌有一个或者多个存储芯片测试插座弹簧测试探针，所述存储芯片测试插座弹簧测试探针的一端与所述上测试插座辅助测试电路板连接，另一端与所述测试用存储芯片连接。进一步地，还包括存储芯片测试插座探针保持板，所述存储芯片测试插座弹簧测试探针的一端通过所述存储芯片测试插座探针保持板与所述上测试插座辅助测试电路板连接。进一步地，还包括上测试插座探针保持板，所述上测试插座弹簧测试探针的一端通过所述上测试插座探针保持板与所述上测试插座辅助测试电路板连接。进一步地，还包括主测试插座探针保持板，所述主测试插座弹簧测试探针的一端通过所述主测试插座探针保持板与所述测试主板连接。进一步地，所述被测半导体芯片为双面引脚阵列半导体芯片。采用上述技术方案，本技术至少包括如下有益效果:本技术所述的基于双面引脚阵列半导体芯片的测试治具，是在传统的测试座的基础上，通过上测试插座以及上测试插座辅助测试电路板及存储芯片测试插座，构建一种新的测试架构，从而完成双面引脚阵列半导体芯片的系统测试，满足双面引脚阵列半导体芯片新型封装技术的需要。【附图说明】图1为本技术所述的基于双面引脚阵列半导体芯片的测试治具的结构示意图。其中:1.测试主板；2.主测试插座探针定位板；3.主测试插座探针保持板；4.主测试插座弹簧测试探针；5.被测半导体芯片；6.上测试插座辅助测试电路板；7.上测试插座探针定位板；8.上测试插座探针保持板；9.上测试插座弹簧测试探针；10.测试用存储芯片；11.存储芯片测试插座探针定位板；12.存储芯片测试插座探针保持板；13.存储芯片测试插座弹簧测试探针；14.压块。【具体实施方式】下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。如图1所示，为符合本技术的一种基于双面引脚阵列半导体芯片的测试治具，自下而上依次包括测试主板1、主测试插座探针定位板2、上测试插座探针定位板7、上测试插座辅助测试电路板6、存储芯片测试插座探针定位板11和压块14。其中所述主测试插座探针定位板2和所述上测试插座探针定位板7之间留有用于固定被测半导体芯片5的第一容置空间；所述存储芯片测试插座探针定位板11和所述压块14之间留有用于固定测试用存储芯片10的第二容置空间。通过测试用存储芯片10和被测半导体芯片5将整体分为存储芯片测试插座、上测试插座和下测试插座三部分。所述主测试插座探针定位板2内部嵌有一个或者多个主测试插座弹簧测试探针4，所述主测试插座弹簧测试探针4的一端与所述测试主板1连接，另一端与所述被测半导体芯片5连接。所述上测试插座探针定位板7内部嵌有一个或者多个上测试插座弹簧测试探针9，所述上测试插座弹簧测试探针9的一端与所述被测半导体芯片5连接，另一端与所述上测试插座辅助测试电路板6连接。所述存储芯片测试插座探针定位板11内部嵌有一个或者多个存储芯片测试插座弹簧测试探针13，所述存储芯片测试插座弹簧测试探针13的一端与所述上测试插座辅助测试电路板6连接，另一端与所述测试用存储芯片10连接。进一步地，还包括存储芯片测试插座探针保持板12，所述存储芯片测试插座弹簧测试探针13的一端通过所述存储芯片测试插座探针保持板12与所述上测试插座辅助测试电路板6连接。进一步地，还包括上测试插座探针保持板8，所述上测试插座弹簧测试探针9的一端通过所述上测试插座探针保持板8与所述上测试插座辅助测试电路板6连接。进一步地，还包括主测试插座探针保持板3，所述主测试插座弹簧测试探针4的一端通过所述主测试插座探针保持板3与所述测试主板1连接。进一步地，所述被测半导体芯片5为双面引脚阵列半导体芯片。使用时，将测试用存储芯片10放入存储芯片测试插座探针定位板11内，通过定位锁紧机构使上测试座和存储芯片测试插座通过上测试座辅助测试电路板有效联通，保证为一个整体。然后将被测双面引脚阵列半导体芯片放置于主测试插座探针定位板2上，然后通过定位机构实现精确定位后，将上测试插座和放置于下测试插座之上，而后，依靠外力的作用，通过压块14下移压紧测试用存储芯片10，继而可以将上测试插座下压，这样便可以使上测试插座弹簧测试探针9、主测试插座弹簧测试探针4与被测双面引脚阵列半导体芯片之间形成接触，形成测试回路。本实施例所述的基于双面引脚阵列半导体芯片的测试治具，是在传统的测试座的基础上(即本技术中的下测试插座的基础上)，通过上测试插座以及上测试插座辅助测试电路板及存储芯片测试插座，构建一种新的测试架构，从而完成双面引脚阵列半导体芯片的系统测试，满足双面引脚阵列半导体芯片新型封装技术的需要。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。【主权项】1.一种基于双面引脚阵列半导体芯片的测试治具，其特征在于:自下而上依次包括测试主板、主测试插座探针定位板、上测试插座探针定位板、上测试插座辅助测试电路板、存储芯本文档来自技高网...

【技术保护点】
一种基于双面引脚阵列半导体芯片的测试治具，其特征在于：自下而上依次包括测试主板、主测试插座探针定位板、上测试插座探针定位板、上测试插座辅助测试电路板、存储芯片测试插座探针定位板和压块；其中所述主测试插座探针定位板和所述上测试插座探针定位板之间留有用于固定被测半导体芯片的第一容置空间；所述存储芯片测试插座探针定位板和所述压块之间留有用于固定测试用存储芯片的第二容置空间；所述主测试插座探针定位板内部嵌有一个或者多个主测试插座弹簧测试探针，所述主测试插座弹簧测试探针的一端与所述测试主板连接，另一端与所述被测半导体芯片连接；所述上测试插座探针定位板内部嵌有一个或者多个上测试插座弹簧测试探针，所述上测试插座弹簧测试探针的一端与所述被测半导体芯片连接，另一端与所述上测试插座辅助测试电路板连接；所述存储芯片测试插座探针定位板内部嵌有一个或者多个存储芯片测试插座弹簧测试探针，所述存储芯片测试插座弹簧测试探针的一端与所述上测试插座辅助测试电路板连接，另一端与所述测试用存储芯片连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：周惠春，陈金荣，戴云，
申请(专利权)人：安拓锐高新测试技术苏州有限公司，
类型：新型
国别省市：江苏;32