本发明专利技术公开了一种氮化镓基高电子迁移率晶体管外延结构及其制造方法。该外延结构包括衬底层，在该衬底层上从下至上依次生长有AlN成核层、AlGaN缓冲层、Al掺杂GaN模板层和AlGaN势垒层。本发明专利技术通过在制造氮化镓基高电子迁移率晶体管外延结构时，利用Al掺杂形成GaN模板层的方法，能够降低材料的位错密度，改善界面的平整度，提高材料的电子迁移率，减少异质外延AlGaN势垒层表面态密度，进而降低了器件的漏电流，提高了器件的击穿电压且工艺简单易行。
【技术实现步骤摘要】
本专利技术涉及半导体
，尤其涉及一种。
技术介绍
GaN具有较大的直接禁带宽度(3.4ev)、高热导率、高电子饱和漂移速度等特点，因此已经成为目前半导体
的研究热点。特别地，氮化镓基高电子迁移率场效应晶体管(HEMT)是一种基于氮化物异质结构的新型电子器件。该器件具有高频、大功率的优异特性，广泛应用于无线通信基站、电力电子器件等信息收发、能量转换等领域。高电子迁移率晶体管(HEMT)的原理是由于组成异质结构的两种材料的禁带宽度不同，在异质结界面处形成了势垒和势阱，由极化效应或调制掺杂产生的自由电子，积累在非掺杂的氮化镓层靠近界面的三角形势阱中，形成二维电子气，由于势阱中的这些电子与势垒中的电离杂质空间分离，大大降低了库伦散射，从而提高了材料的电子迁移率。研制成器件后，通过调节栅电极偏压可以控制异质结界面处的二维电子气密度，在一定的直流偏压下，可以对高频微波信号进行放大。现有技术氮化镓基HEMTs器件的外延结构一般如图1所示。其生长过程是:先在Si衬底上依次生长一 AlN成核层和AlGaN缓冲层；再在缓冲层上生长一 GaN沟道层；随后再生长一 AlGaN势垒层。但是由于AlGaN势垒层和GaN沟道层之间存在晶格失配和热失配，使得AlGaN异质外延生长时会产生高密度的位错。AlGaN/GaN异质结中高密度的位错不但增加了缓冲层和栅极的漏电流，而且对二维电子气的密度和迁移速率产生巨大的影响。如失配位错、合金混乱以及界面粗糙等缺陷都对二维电子气有很强的散射作用，进而降低了AlGaN/GaN基高电子迁移率晶体管的射频性能。
技术实现思路
针对上述现有技术的不足，本专利技术的一个目的是提供一种结构简单、位错密度小且集成电压闻的氣化嫁基闻电子迁移率晶体管外延结构。为了实现上述目的，本专利技术采用以下技术方案:一种氮化镓基高电子迁移率晶体管外延结构，包括衬底层，在该衬底层上从下至上依次生长有成核层、缓冲层、模板层和势垒层，其中:所述成核层为AlN ;所述缓冲层为AlGaN ;所述模板层为Al掺杂GaN ;所述势垒层为AlGaN。优选地，所述氮化镓基高电子迁移率晶体管外延结构还包括无掺杂GaN缓冲层，其布置在所述Al掺杂GaN模板层上。优选地，所述衬底层为蓝宝石、SiC或Si。优选地，所述Al掺杂GaN模板层中Al掺杂的浓度为I X 116 Cm3-1X 120 cm 3。优选地，所述Al掺杂GaN模板层的厚度为0.5 μ m_3 μ m。为了实现上述氮化镓基高电子迁移率晶体管外延结构，本专利技术的另一个目的是提供一种氮化镓基高电子迁移率晶体管外延结构的制造方法，该方法包括:在硅衬底上依次生长完A1N成核层、AlGaN缓冲层后，形成A1掺杂GaN模板层，最后形成AlGaN势垒层。优选地，所述氮化镓基高电子迁移率晶体管外延结构的制造方法还包括在所述A1掺杂GaN模板层上生长无掺杂GaN缓冲层。优选地，所述衬底层为蓝宝石、SiC或Si。优选地，所述A1掺杂GaN模板层中A1掺杂的浓度为1 X 1016 cm 3 - 1 X ΙΟ20 cm 3。本专利技术的有益效果是:制造氮化镓基高电子迁移率晶体管外延结构时，掺杂的A1原子有很强的化学活性，可以和带电荷的缺陷、位错相互反应，从而提高击穿电压。同时，利用A1掺杂形成GaN模板层的方法，能够降低材料的位错密度，改善界面的平整度，提高材料的电子迁移率，减少异质外延AlGaN势垒层表面态密度，进而降低了器件的漏电流，提高了器件的击穿电压且工艺简单易行。【附图说明】图1为现有技术氮化镓基HEMTs器件的外延结构示意图。图2为形成本专利技术所述GaN模板层的外延结构示意图。图3为图2所示该实施例的击穿电压测试结果。图4为本专利技术所述的一个氮化镓基高电子迁移率晶体管结构示意图。图5为本专利技术所述的另一个氮化镓基高电子迁移率晶体管结构示意图。【具体实施方式】为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本专利技术进行进一步的详细说明。实施例一 图2为本专利技术形成所述GaN模板层的外延结构示意图。它是在硅衬底210上通过M0CVD技术依次生长A1N成核层220、AlGaN缓冲层230，A1掺杂GaN模板层240。具体生长过程如下:选择硅(111)衬底210，利用M0CVD技术生长；将硅(111)衬底210在1060°C的H2环境中表面处理5分钟；温度保持不变，在硅衬底210衬底上生长一厚度为0.3um的A1N成核层220 ;在A1N成核层220上生长一厚度为0.2um的AlGaN缓冲层230 ;然后在生长气氛中加入三甲基铝，形成厚度为2 μ m的A1掺杂GaN模板层240，其中A1掺杂的浓度在1 X 1018cm3 ;关闭气体并降至室温。随后对该GaN模板层的外延结构的击穿电压进行测试，测试结果如图3所示。从图中可以看出，铝掺杂浓度为IX 1018 cm3时，击穿电压达到1000V。实施例二 本实施例提供一个氣化嫁基闻电子迁移率晶体管，如图4所7K，在娃衬底310上生长一层A1N成核层320，再生长AlGaN缓冲层330，随后生长铝掺杂浓度为1 X 1016 cm 3的GaN模板层340，然后生长一 AlGaN势垒层350和生长一掺杂或非掺杂GaN盖帽层360，最后制作器件源、漏欧姆接触电极和栅电极(图4中未标出)。实施例三 本实施例提供另一个氣化嫁基闻电子迁移率晶体管，如图5所在SiC衬底410上生长一层A1N成核层420，再生长AlGaN缓冲层430，随后生长铝掺杂浓度为1 X 1016 cm 3的GaN模板层440，然后生长一厚度为50nm的GaN沟道层450，在沟道层上依次生长一 AlGaN势垒层460和一掺杂或非掺杂GaN盖帽层470，最后制作器件源、漏欧姆接触电极和栅电极(图5中未标出)。以上所述，仅为本专利技术中的【具体实施方式】，但本专利技术的保护范围并不局限于此，任何熟悉该技术的人在本专利技术所揭露的技术范围内，可轻易想到的变换或替换都应涵盖在本专利技术的保护范围之内。因此，本专利技术的保护范围应该以权利要求书的保护范围为准。【主权项】1.一种氮化镓基高电子迁移率晶体管外延结构，包括衬底层，在该衬底层上从下至上依次生长有成核层、缓冲层、模板层和势垒层，其中:所述成核层为A1N;所述缓冲层为AlGaN ;所述模板层为A1掺杂GaN ;所述势垒层为AlGaN。2.根据权利要求1所述的一种氮化镓基高电子迁移率晶体管外延结构，还包括:无掺杂GaN缓冲层，其布置在所述A1掺杂GaN模板层上。3.根据权利要求1所述的一种氮化镓基高电子迁移率晶体管外延结构，其特征在于，所述衬底层为蓝宝石、Sic或Si。4.根据权利要求1所述的一种氮化镓基高电子迁移率晶体管外延结构，其特征在于，所述A1掺杂GaN模板层中A1掺杂的浓度为1 X 1016 cm 3 - 1 X ΙΟ20 cm 3。5.根据权利要求1或2或3所述的一种氮化镓基高电子迁移率晶体管外延结构，其特征在于，所述A1掺杂GaN模板层的厚度为0.5 μ m_3 μ m。6.一种氮化镓基高电子迁移率晶体管外延结构的制造方法，其特征在于，该方法包括:在硅衬底上依次生长完A1N成核层、AlGaN缓冲层后，形成A1掺杂GaN本文档来自技高网...
【技术保护点】
一种氮化镓基高电子迁移率晶体管外延结构，包括衬底层，在该衬底层上从下至上依次生长有成核层、缓冲层、模板层和势垒层，其中：所述成核层为AlN；所述缓冲层为AlGaN；所述模板层为Al掺杂GaN；所述势垒层为AlGaN。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈振，王敏，周名兵，
申请(专利权)人：江西省昌大光电科技有限公司，
类型：发明
国别省市：江西;36
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。