炉管制作工艺的派工控制方法技术

本发明专利技术公开一种炉管制作工艺的派工控制方法，包括下列步骤。在多批晶片进入炉管之前，算出各批晶片的特性变异值。将多批晶片依照特性变异值的大小进行排序。将多批晶片依照特性变异值由大到小的顺序对应于炉管中造成特性变异值变小到变大的多个位置摆放在炉管中。

【技术实现步骤摘要】

本专利技术涉及一种半导体制作工艺方法，且特别是涉及一种炉管制作工艺的派工控 制方法。
技术介绍
在集成电路制作工艺当中，许多步骤都必须在高温环境下进行，例如成长氧化层 的热氧化制作工艺等。上述的热处理方法，一般都是将晶片置于晶舟（wafer boat)而送进 炉管反应。 批次炉管制作工艺由于负载效应（loading effect)会导致不同摆放位置的晶片 出现电性或物性上的变异。
技术实现思路
本专利技术的目的在于提供一种，其可降低多批晶片的 产品之间的特性差异。 为达上述目的，本专利技术提出一种，包括下列步骤。在 多批（lots)晶片进入炉管之前，算出各批晶片的特性变异值。将多批晶片依照特性变异值 的大小进行排序。将多批晶片依照特性变异值由大到小的顺序对应于炉管中造成特性变异 值变小到变大的多个位置摆放在炉管中。 依照本专利技术的一实施例所述，在上述的中，还包括 在多批晶片进入炉管之前，定义与产品相关的特性参数值。 依照本专利技术的一实施例所述，在上述的中，特性参 数值例如是临界电压、饱和电流或电阻值。 依照本专利技术的一实施例所述，在上述的中，特性变 异值可由特性变异值的函数所算出，特性变异值的函数例如是相关于栅极长度与用于形成 源极与漏极时的残留氧化硅的厚度等中的至少一者。 本专利技术所述的，还包括对排序后的多批晶片进行挑 选。 依照本专利技术的一实施例所述，在上述的中，对多批 晶片进行挑选的方法例如是对排序后的多批晶片按照平均批数间隔进行挑选。 依照本专利技术的一实施例所述，在上述的中，对多批 晶片进行挑选的方法例如是将排序后的多批晶片依序编上批号，且对按照下列方程式计算 出的值进行四舍五入来挑选批号： 其中，N为0以上的整数，且N的最大值为一批次（batch)的最大批数减1。 依照本专利技术的一实施例所述，在上述的中，可由先 进制作工艺控制系统（advanced process control system, APC system)计算出多批晶片 的特性变异值。 依照本专利技术的一实施例所述，在上述的中，可由派 工系统（dispatch system)决定一批次内的多批晶片在炉管中的摆放位置。 依照本专利技术的一实施例所述，在上述的中，可由制 造执行系统（Manufacturing Execution System, MES)执行多批晶片的派工。 基于上述，由于在本专利技术所提出的中，将多批晶片 依照特性变异值由大到小的顺序对应于炉管中造成特性变异值变小到变大的多个位置摆 放在炉管中，所以由前制作工艺所造成的特性变异与由炉管制作工艺所造成的特性变异可 彼此交互作用而补偿或减低特性变异，因此可降低多批晶片的产品之间的特性差异。 为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附 图作详细说明如下。【附图说明】 图1为本专利技术的一实施例的的流程图； 图2为本专利技术的一实施例的炉管的示意图。 符号说明 100 :炉管 102 :批 104:晶片 S100、S110、S120、S130、S140 :步骤标号【具体实施方式】 图1为本专利技术的一实施例的的流程图。图2为本发 明的一实施例的炉管的示意图。 请参照图1，本实施例的包括下列步骤。首先，可选 择性地进行步骤S100,在多批晶片进入炉管之前，定义与产品相关的特性参数值。特性参数 值例如是与产品的电性或物性等相关的特性参数值，如临界电压、饱和电流或电阻值。 接着，进行步骤S110,在多批晶片进入炉管之前，算出各批晶片的特性变异值。特 性变异值可由特性变异值的函数所算出，特性变异值的函数例如是相关于栅极长度与用于 形成源极与漏极时的残留氧化硅的厚度等中的至少一者。在一实施例中，可由先进制作工 艺控制系统计算出多批晶片的特性变异值。 然后，进行步骤S120,将多批晶片依照特性变异值的大小进行排序。排序的方式可 由大至小或由小至大进行排序。 接下来，可选择性地进行步骤S130,对排序后的多批晶片进行挑选。对多批晶片进 行挑选的方法例如是对排序后的多批晶片按照平均批数间隔进行挑选。 在一实施例中，对多批晶片进行挑选的方法例如是将排序后的多批晶片依序编上 批号，且对按照下列方程式计算出的值进行四舍五入来挑选批号： 其中，N为0以上的整数，且N的最大值为一批次的最大批数减1。 举例来说，当多批晶片的总批数为10批且一批次的最大批数为4批时，则在第一 批次中，N为0、1、2、3,依照上述方程式所选出的批号为第1批、第4批、第7批及第10批。 在进行第一批次的炉管制作工艺之后，在第二批次中的多批晶片的总批数剩下6批，重新 对排序后的多批晶片依序编上批号，N同样为0、1、2、3,则依照上述方程式所选出的批号为 第1批、第3批、第4批及第6批。在进行第二批次的炉管制作工艺之后，在第三批次选出 剩下的2批晶片。 基于上述可知，当多批晶片的总批数大于一批次的最大批数时，依照上述挑选方 法可避免在进行一批次的炉管操作时挑选到特性变异值都偏大或都偏小的多批晶片。 之后，进行步骤S140,将多批晶片依照特性变异值由大到小的顺序对应于炉管中 造成特性变异值变小到变大的多个位置摆放在炉管中。亦即，将特性变异值大的此批晶片 摆放在炉管中造成特性变异值变小的位置，且将特性变异值小的此批晶片摆放在炉管中造 成特性变异值变大的位置。由于炉管的负载效应会导致不同摆放位置的晶片出现特性变 异，因此可通过多批晶片的摆放位置的设定，而利用由上述炉管制作工艺所造成的特性变 异来补偿或减低由前制作工艺所造成的特性变异，以降低多批晶片的产品之间的特性差 异。 在一实施例中，可由派工系统决定一批次内的多批晶片在炉管中的摆放位置。此 外，可由制造执行系统执行多批晶片的派工。 举例来说，请参照图2,炉管100在一批次的最大批数为五批102, 一批102中包括 5片晶片104,亦即在一批次的炉管操作中最多可摆放五批102的晶片104,在炉管100中共 摆放25片晶片104。炉管100例如是用于形成氧化硅的炉管，但本专利技术并不以此为限，于此
具有通常知识者可依照制作工艺需求而选择炉管100的种类。炉管100例如是垂 直炉管或水平炉管。在本实施例中，炉管100是以垂直炉管为例进行说明。此外，炉管100 的负载效应例如会造成位于不同摆放位置的多批102的晶片104的膜层的厚度或致密性等 性质产生变异，进而造成多批102的晶片104的产品之间的特性差异（如，临界电压变异、 饱和电流变异或电阻值变异）。 当炉管100中由上而下的位置分别是造成特性变异值由变小到变大的位置时，则 可将排序后的五批102晶片104依照特性变异值由大到小的顺序依序摆放在炉管100中由 上而下的位置。反之，当炉管100中由上而下的位置分别是造成特性变异值由变大到变小 的位置时，则可将排序后的五批102晶片104依照特性变异值由小到大的顺序依序摆放在 炉管100中由上而下的位置。在上述实施例中，虽然炉管100的一批次的最大批数为五批， 然而本专利技术并不以此为限，于此
具有通常知识者可依据炉管100本身的规格及设 定而决定炉管100的一批次的最大批数。 基于上述可知，在上述实施例所提出的中，将多批 晶片依照特性变异值由大到小的顺序对应于炉管中造成特性本文档来自技高网...

【技术保护点】
一种炉管制作工艺的派工控制方法，包括：在多批晶片进入一炉管之前，算出各该批晶片的一特性变异值；将该多批晶片依照该些特性变异值的大小进行排序；以及将该多批晶片依照该些特性变异值由大到小的顺序对应于该炉管中造成该特性变异值变小到变大的多个位置摆放在该炉管中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吴俊达，萧世宗，陈建中，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾;71