一种半导体器件包括存储器区块，所述存储器区块包括耦接至字线的存储器单元；以及适于对耦接至选中字线的存储器单元执行编程操作和验证操作的操作电路，其中，当执行编程操作时，操作电路施加第一编程允许电压至第一编程故障单元的位线以保持编程故障状态，并且施加具有与第一编程允许电压不同的电压电平的第二编程允许电压至第二编程故障单元的位线，以将编程通过状态改变为编程故障状态。
【技术实现步骤摘要】
【专利说明】半导体器件相关申请的交叉引用本申请要求2014年6月13日提交的申请号为10-2014-0072208的韩国专利申请的优先权，其全部公开内容通过引用结合于此。
本专利技术的各种实施例涉及一种半导体器件，并且更具体而言涉及一种包括存储器单元的半导体器件。
技术介绍
在诸如快闪存储器之类的半导体器件中，数据通过编程操作储存在快闪存储器单元中，并且为了检查数据是否被储存在快闪存储器单元中，执行验证操作。当执行编程操作时，增大了被编程的存储器单元的阈限电压。若阈限电压增大到高于目标电平，则确定数据被储存在了快闪存储器单元中。然而，即使当阈限电压低于目标电平时，由于诸如源极跳动现象之类的各种原因在验证操作中可能将阈限电压确定为高于目标电平。另外，当阈限电压增大到高于目标电平时，若阈限电压与目标电平之间的差不足够大，则可能将阈限电压确定为低于目标电平。在这点上，储存在存储器单元中的数据可能改变，并且快闪存储器的操作可靠性可能劣化。
技术实现思路
本专利技术的各种实施例针对于一种可以改善操作可靠性的半导体器件。根据本专利技术的实施例，一种半导体器件可以包括:包括耦接至字线的存储器单元的存储器区块以及适于对耦接至选中字线的存储器单元执行编程操作和验证操作的操作电路，其中，当执行编程操作时，操作电路施加第一编程允许电压至第一编程故障单元的位线以保持编程故障状态，并且施加具有与第一编程允许电压不同的电压电平的第二编程允许电压至第二编程故障单元的位线，以将编程通过状态改变为编程故障状态。根据本专利技术的实施例，一种半导体器件可以包括:包括耦接至字线的存储器单元的存储器区块以及适于对耦接至选中字线的存储器单元执行编程操作和验证操作的操作电路，其中，当验证操作检测到第一编程故障单元具有编程故障状态，并且第二编程故障单元从编程通过状态改变为编程故障状态时，操作电路在编程操作中施加用来编程第二编程故障单元的第一编程电压以及用来编程第一编程故障单元的第二编程电压至选中字线。【附图说明】图1是图示根据本专利技术的实施例的半导体器件的框图；图2是图1中所示的存储器阵列的图；图3是图1中所示的读/写电路的图；图4是图示根据本专利技术的实施例的操作半导体器件的方法的流程图；图5A至5E是用于描述根据本专利技术的实施例的操作半导体器件的方法的电路图；图6是图示根据本专利技术的另一实施例的操作半导体器件的方法的流程图；图7A至7E是用于描述根据本专利技术的实施例的操作半导体器件的方法的电路图；图8是图示根据本专利技术的实施例的存储系统的框图；图9是图示执行根据本专利技术的早前描述的各种实施例的操作的融合式存储装置或融合式存储系统的框图；以及图10是图示根据本专利技术的实施例的包括快闪存储器的计算系统的框图。【具体实施方式】以下将参照附图更详细地描述各种实施例。提供了附图以允许本领域技术人员理解本专利技术的实施例的范围。然而，本专利技术可以用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供了这些实施例使得本公开充分与完整。另外，提供了实施例以向本领域技术人员充分传达本专利技术的范围。在本公开中，相同的附图标记在本专利技术的各个附图和实施例中表示相似的部分。在附图中，为了说明的便利性，构件的厚度和长度相较于实际物理厚度和间隔而言进行了夸大。在以下描述中，可能省略了已知相关功能及构造的详细解释，以避免不必要地模糊本专利技术的主题。此外，“连接/耦接”表示一个构件直接耦接至另一构件或者经由另一构件间接耦接。在此说明书中，只要未在句中明确提及，单数形式可以包括复数形式。此外，在说明书中使用的“包括/包含”表示存在或增加一个或更多个构件、步骤、操作及元素。图1是图示根据本专利技术的实施例的半导体器件的框图。参照图1，半导体器件可以包括存储器阵列110和操作电路120至170。存储器阵列110可以包括多个存储器区块110MB。图2是图1中所示的存储器阵列110的详细图。参照图2，存储器区块110B中的每一个可以包括耦接在位线BLe和BLo与公共源极线SL之间的多个存储串ST。也就是说，存储串ST可以分别耦接至位线BLe和BLo，并且共同耦接至公共源极线SL。存储串ST的每一个可以包括具有耦接至公共源极线SL的源极的源极选择晶体管SST、包括多个彼此串联耦接的存储器单元Ce的单元串、以及具有耦接至位线BLe的漏极的漏极选择晶体管DST。包括在单元串中的存储器单元Ce可以串联耦接在选择晶体管SST和DST之间。源极选择晶体管SST的栅极可以耦接至源极选择线SSL。存储器单元Ce的栅极可以分别耦接至字线WL0至WLn。漏极选择晶体管DST的栅极可以耦接至漏极选择线DSL。漏极选择晶体管DST可以控制单元串Ce与位线BLe之间的连接。源极选择晶体管SST可以控制单元串Ce与公共源极线SL之间的连接或断连。在NAND型快闪存储器中，包括在存储器单元区块中的存储器单元可以被分成物理页单元或逻辑页单元。例如，耦接至诸如WL0的单个字线的存储器单元Ce和Co可以形成单个物理页PAGE。耦接至诸如WL0的单个字线的偶数存储器单元Ce可以形成偶数页。奇数存储器单元Co可以形成奇数页。不论偶数页还是奇数页，此页可以是用于编程操作或读取操作的基本单位。再次参照图1，操作电路120至170可以对耦接至诸如WL0的选中字线的存储器单元Ce和Co执行编程环、擦除环和读取操作。编程环可以包括编程操作和验证操作。擦除环可以包括擦除操作和验证操作。操作电路120至170可以通过使用增量步进脉冲编程(increment step pulseprogram, ISPP)方法来执行编程环。也就是说，操作电路120至170可以重复编程操作和验证操作，直到耦接至诸如WL0的选中字线的存储器单元Ce和Co中的每个的阈限电压达到目标电平为止。操作电路120至170可以重复编程操作以储存数据，并且重复验证操作以检查数据是否被储存，直到确定了外部输入的数据被储存在诸如WL0的选中字线的存储器单元Ce和Co中为止。每次执行编程操作时，操作电路120至170都可以将施加至选中字线的编程电压Vpgm增加预定的步进电压。也就是说，操作电路120至170可以施加编程电压Vpgm至选中字线WL0，编程电压Vpgm比在先前编程操作中使用的编程电压高预定的步进电压。当检测到在当前验证操作中被检查为编程故障的第一编程故障单元，以及在先前验证操作中被检查为编程通过，然后接着在当前验证操作中被检查为编程故障的第二编程故障单元时，操作电路120至170可以在编程操作期间继续随机地施加用来编程第二编程故障单元的第一编程电压以及用来编程第一编程故障单元的第二编程电压至选中字线。为了执行编程环、擦除环以及读取操作，操作电路120至170可以选择性地输出操作电压Verase、Vpgm、Vread、Vverify、Vpass、Vdsl、Vssl以及Vsl至选中存储器区块的局部的线SSL、WL0至WLn和DSL以及公共源极线SL，控制位线BLe和BLo的预充电/放电，或者感测位线BLe和BLo的电流流动。例如，在擦除操作期间，擦除电压Verase可以施加至诸如基板或P阱之类的在其中形成存储器单元的体块。编程电压Vpgm可以在编程操作期间施加至选中字线。读取电压Vread本文档来自技高网...
【技术保护点】
一种半导体器件，包括：存储器区块，其包括耦接至字线的存储器单元；以及操作电路，其适于对耦接至选中字线的存储器单元执行编程操作和验证操作，其中，当执行所述编程操作时，所述操作电路向第一编程故障单元的位线施加第一编程允许电压以保持编程故障状态，并且向第二编程故障单元的位线施加具有与所述第一编程允许电压不同的电压电平的第二编程允许电压，以将编程通过状态改变为编程故障状态。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：安致昱，李珉圭，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。