半导体用粘接剂制造技术

本发明专利技术的目的在于提供一种可抑制空隙的半导体用粘接剂。本发明专利技术的半导体用粘接剂用于具有下述工序的半导体装置的制造方法：工序1，将半导体芯片介由半导体用粘接剂而对位于基板上，该半导体芯片在周缘部、及与该周缘部相比的内侧的半导体芯片面内形成有突起电极，该突起电极具有包含焊料的前端部；工序2，将所述半导体芯片加热至焊料熔点以上的温度而使所述半导体芯片的突起电极与所述基板的电极部熔融接合，并使所述半导体用粘接剂临时粘接；工序3，在加压气氛下加热所述半导体用粘接剂而去除空隙；其中，所述半导体用粘接剂在80～200℃的最低熔融粘度为1000Pa·s以下，通过小泽法求出在260℃下达到反应率40％所需的时间为8秒以上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种可抑制空隙的半导体用粘接剂。
技术介绍
伴随着半导体装置的小型化及高密度化，作为将半导体芯片安装于基板的方法， 使用了在表面形成有多个突起电极的半导体芯片的倒装片安装受到注目，并迅速扩大。 在倒装片安装中，作为用于确保接合部分的连接可靠性的方法，采用了下述的方 法作为通常的方法：将半导体芯片的突起电极与基板的电极部接合后，在半导体芯片与基 板的间隙注入液状密封粘接剂（底填胶（underfill))并使其固化。然而，使用了底填胶的 倒装片安装存在着底填胶填充耗费时间等问题、或者在缩小电极间的距离以及半导体芯片 与基板的距离上有限度等问题。 因此，近年来，提出了在基板上涂布糊状粘接剂后搭载半导体芯片的方法、在半导 体晶片或半导体芯片上供给膜状或糊状粘接剂后，将附有粘接剂的半导体芯片搭载于基板 上的方法等所谓的先涂布型倒装片安装。尤其是在将附有粘接剂的半导体芯片搭载于基板 上的情形时，可在半导体晶片上一次性供给粘接剂，并进行切割，从而一次性大量生产附有 粘接剂的半导体芯片，由此可期待工艺大幅缩短。 然而，先涂布型倒装片安装存在如下情况：在使半导体芯片的突起电极与基板的 电极部接触时，在半导体芯片或基板与粘接剂之间夹带空气而产生空隙，或在将半导体芯 片搭载于基板上时的热压接工序中因来自粘接剂的挥发成分而产生空隙。此种空隙会导致 电极间的短路或成为粘接剂中产生裂痕的主要因素。 因此，为了抑制空隙，提出了通过在加压气氛下进行粘接剂的热固化反应而使空 隙收缩的方法、使用粘接剂将半导体芯片与基板临时接合后，通过在加压气氛下对临时接 合体进行加热而使空隙缩小的方法等（例如专利文献1~2)。然而，即便是这些方法，尤 其是在将附有粘接剂的半导体芯片搭载于基板上的情形时，也容易因基板的凹凸而夹带空 气，因此利用现有的粘接剂是无法充分地抑制空隙的。 现有技术文献 专利文献 专利文献1 :日本特开2004-311709号公报 专利文献2 :日本特开2009-004462号公报
技术实现思路
专利技术所要解决的课题 且说，在市场上使用的半导体芯片中，有不仅在周缘部而且在与周缘部相比的内 侧的半导体芯片面内也具有突起电极的半导体芯片。然而，在使用此种在周缘部及与该周 缘部相比的内侧的半导体芯片面内这两方均具有突起电极的半导体芯片的情形时，与周缘 部相比的内侧的半导体芯片面内的突起电极会对树脂流动及加压效果造成不良影响，因此 即便在加压气氛下加热临时接合体，现有的粘接剂仍无法充分地抑制空隙。 因此，本专利技术的目的在于提供一种可抑制不仅产生于周缘部而且产生于与周缘部 相比的内侧的半导体芯片面内的空隙的、半导体用粘接剂。 用于解决课题的手段 本专利技术是一种半导体用粘接剂，其用于具有下述工序的半导体装置的制造方法： 工序1，将半导体芯片介由半导体用粘接剂对位于基板上，该半导体芯片在周缘部及与该周 缘部相比的内侧的半导体芯片面内形成有突起电极，该突起电极具有包含焊料的前端部； 工序2,将所述半导体芯片加热至焊料熔点以上的温度，使所述半导体芯片的突起电极与所 述基板的电极部熔融接合，并使所述半导体用粘接剂临时粘接；工序3,在加压气氛下加热 所述半导体用粘接剂而去除空隙， 其中，所述半导体用粘接剂在80~200°C的最低熔融粘度为lOOOPa *s以下，通过 小泽法所求出的在260°C达到反应率40%所需的时间为8秒以上。 以下，对本专利技术进行详细说明。 本专利技术人对用于下述方法的半导体用粘接剂进行了研究：将半导体芯片加热至 焊料熔点以上的温度而使半导体芯片的突起电极与基板的电极部接合，其后在加压气氛下 加热半导体用粘接剂而去除空隙。其结果，本专利技术人发现，即便在加压气氛下进行了加热， 在将突起电极接合时在半导体用粘接剂的固化过度进行了的情形时，也无法充分地去除空 隙，而需要使用即便经由使突起电极接合时的热历程也可极力抑制固化的粘接剂、即固化 速度（反应速度）相对较慢且最低熔融粘度较低的粘接剂作为半导体用粘接剂。 需要说明的是，本专利技术人也考虑通过调整将突起电极接合时的条件而抑制半导体 用粘接剂的固化，但为了将突起电极接合，必须保持在焊料熔点以上的温度（240~300°C 左右），因此，仅通过调整条件而抑制半导体用粘接剂的固化是有限度的。 在此，在热分析、反应速度解析等领域中，已知根据通过试样的差示扫描量热测定 (DSC测量，Differentialscanningcalorimetry)所得的数据而求出在一定温度达到规定 反应率的时间的、被称作"小泽（Ozawa)法"的解析方法。 本专利技术人通过应用小泽法来研究用于半导体装置的制造方法的半导体用粘接剂。 其结果，本专利技术人实现了最低熔融粘度及通过小泽法求出的在260°C反应率达到40%所需 的时间满足规定范围的半导体用粘接剂，其不仅在使用了在周缘部具有突起电极的半导体 芯片的情形，而且在使用了在周缘部及与周缘部相比的内侧的面内均具有突起电极的半导 体芯片的情形时也充分去除空隙。 本专利技术的半导体用粘接剂用于具有下述工序的半导体装置的制造方法：工序1， 将半导体芯片介由半导体用粘接剂对位于基板上，该半导体芯片在周缘部及与该周缘部相 比的内侧的半导体芯片面内形成有突起电极，该突起电极具有包含焊料的前端部；工序2， 将所述半导体芯片加热至焊料熔点以上的温度，使所述半导体芯片的突起电极与所述基板 的电极部熔融接合，并使所述半导体用粘接剂临时粘接；工序3,在加压气氛下加热所述半 导体用粘接剂而去除空隙。 在使用本专利技术的半导体用粘接剂的半导体装置的制造方法中，首先，进行工序1 : 将半导体芯片介由半导体用粘接剂而对位于基板上，该半导体芯片在周缘部及与该周缘部 相比的内侧的半导体芯片面内形成有突起电极，该突起电极具有包含焊料的前端部。 在上述进行对位的工序1中，通常使用倒装片接合机等安装用装置，使相机识别 半导体芯片的突起电极、基板的电极部、以及设置于半导体芯片及基板上的对准标记的位 置，由此在Χ、γ方向及旋转方向（Θ方向）上自动地进行对位。 作为上述半导体芯片，例如可列举出包含硅、砷化镓等半导体，且具有包含焊料的 前端部的突起电极不仅在周缘部存在，而且在与周缘部相比的内侧的面内也存在的半导体 芯片。需要说明的是，具有包含焊料的前端部的突起电极只要前端部包含焊料，则可突起电 极的一部分包含焊料，也可整个突起电极包含焊料。 供给上述半导体用粘接剂的方法并无特别限定，例如可列举出：将膜状粘接剂贴 附于基板上或半导体芯片上的方法；将糊状粘接剂填充至注射器并在注射器前端安装精密 喷嘴，使用分配器装置将该粘接剂喷至基板上的方法等。 另外，也可使用如下方法：预先通过常压层压、真空层压等将膜状粘接剂贴附于晶 片，或通过旋转涂布法等涂布或印刷糊状粘接剂而形成涂膜，其后通过刀片切割、激光切割 等单片化为半导体芯片。常压层压虽存在夹带空气的情形，但也可使用与去除空隙的工序 3相同的加压烘箱（例如，PC〇-〇83TA(NTTAdvancedTechnology公司制造））等，从而在加 压气氛下加热粘接剂而去除空隙。 在使用本专利技术的半导体用粘接剂的半导体装置的制造方法中，继而进行工序2 : 将上述半导体芯片加热本文档来自技高网...

【技术保护点】
一种半导体用粘接剂，其特征在于，其是用于具有下述工序的半导体装置的制造方法的半导体用粘接剂，所述半导体装置的制造方法具有：工序1，将半导体芯片介由半导体用粘接剂而对位于基板上，所述半导体芯片在周缘部、及与该周缘部相比的内侧的半导体芯片面内形成有突起电极，所述突起电极具有包含焊料的前端部；工序2，将所述半导体芯片加热至焊料熔点以上的温度而使所述半导体芯片的突起电极与所述基板的电极部熔融接合，并使所述半导体用粘接剂临时粘接；以及工序3，在加压气氛下加热所述半导体用粘接剂而去除空隙，所述半导体用粘接剂在80～200℃的最低熔融粘度为1000Pa·s以下，通过小泽法求出的在260℃下达到反应率40％所需的时间为8秒以上。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：永田麻衣，竹田幸平，冈山久敏，畠井宗宏，
申请(专利权)人：积水化学工业株式会社，
类型：发明
国别省市：日本;JP