一种磁隧道结及其制备方法技术

本发明专利技术公开了一种磁隧道结及其制备方法。磁隧道结包括第一电极层，以及依次形成在第一电极层上的第一磁性层、绝缘隧穿层、第二磁性层和第二电极层；第一磁性层和第二磁性层至少其中之一为CoFe(R)/FePt结构；CoFe(R)/FePt结构由CoFe(R)层和FePt层叠加而成，CoFe(R)层较FePt层靠近所述绝缘隧穿层；CoFe(R)层的材料为掺入R的CoFe，R为B、Al和Ni至少其中之一。本发明专利技术的磁隧道结能兼顾器件的小尺寸化、高热稳定性及与CMOS工艺的兼容性，因而能广泛应用于传感器、存储装置和逻辑计算装置中。

【技术实现步骤摘要】

本专利技术属于微电子器件
，更具体地，涉及。
技术介绍
当材料尺度和传导电子的物理特征长度相当时，出现一系列特殊性能的磁性材 料，如巨磁阻材料、磁性半导体材料等。1988年人们在磁性金属多层膜中发现磁场下其电阻 变化达50%，故称为巨磁阻效应（GiantMagnetoResistance,GMR)。基于此效应，20世纪 90年代发展了应用材料一GMR自旋阀。受GMR的鼓舞，1995年人们在磁性隧道结中实现室 温下巨大的隧穿磁电阻效应（TunnelMagnetoResistance,TMR)。磁隧道结的基本结构为 由自由层、隧穿层和参照层组成的三明治结构。其中自由层和参照层为磁性材料，参照层的 磁化方向是固定的，而自由层的磁化方向可以改变。磁隧道结中的隧穿磁电阻效应使得可 以通过改变器件单元的自由层相对于参照层的磁化方向在单元中产生高、低两个阻态。器 件在自由层与参照层的磁化方向相同时为低阻态，而在磁化方向相反时为高阻态。基于这 样一种隧穿磁电阻效应，磁隧道结在微电子器件与芯片中具有广泛的应用，能用于传感器、 高性能存储与逻辑计算等领域。 然而，半导体技术的发展趋势使器件尺寸不断小型化，进而对器件性能提出了更 大的挑战。由于垂直磁各向异性的隧道结相比面内磁各向异性的隧道结具有更小的尺寸和 更低的功耗，因而垂直磁各向异性的隧道结更能适应器件尺寸小型化的需求。但是在小尺 寸下热扰动对磁性材料的影响十分突出，对于垂直磁各向异性磁隧道结而言就会表现在自 由层和参照层磁化方向的稳定性会随尺寸的减小而降低。倘若无法克服热扰动的影响，磁 隧道结器件将无法保持其电阻状态而失效。为了满足应用要求，垂直磁各向异性磁隧道结 ?ζ y 中自由层和参照层的热稳定因子A需要满足：Δ= & > 40，其中，Ku为磁各向异性能，v V 为磁隧道结自由层与参照层体积，kB为波尔兹曼常数，Τ为开氏温度。然而，器件小尺寸化 的增加导致单元体积V减小，使得目前已有材料的磁各向异性能大小无法满足热稳定性需 求，导致器件小尺寸化中需要使用到具有高垂直磁各向异性（PMA)的材料体系（KfKferg/ cm3)。目前高垂直磁各向异性的材料体系有：非晶稀土 /过渡金属合金、L10 (Co,Fe)Pt合 金（Ku>107erg/cm3)、Co/(Pd，Pt)多层膜体系（Ku~106erg/cm3)、CoFeB-MgO体系（Ku略小 于106erg/cm3)等。但这些材料体系都很难兼具高热稳定性、高性能、并与C0MS的兼容性 好。其中，非晶稀土 /过渡金属合金自旋极化率低，阻尼系数大，方形比不好，不适用于磁隧 道结；L10(Co，Fe)Pt合金的退火温度高，时间长（其典型的退火处理为600°C/h)，与CMOS 工艺的兼容性差（典型的与CMOS工艺兼容的退火处理工艺为低温快速退火处理，退火温度 越低、时间越短，能更有效地防止CMOS器件性能退化）；CcV(Pd，Pt)多层膜体系与当今成熟 的CoFe/MgO-MTJ的立方晶格体系不匹配，导致器件信噪比降低；CoFeB-MgO体系制备条件 苛刻（膜厚精确到〇. 2nm)，磁各向异性较低。 因此，有必要提供一种能兼顾小尺寸器件、高热稳定性及与现有CMOS工艺兼容性 好的新型磁隧道结单元。
技术实现思路
针对现有技术的以上缺陷或改进需求，本专利技术提供了一种磁隧道结，具有垂直磁 各向异性，能兼顾器件的小尺寸化、高热稳定性及与CMOS工艺的兼容性，由此解决现有技 术中磁隧道结器件不能同时兼顾小器件尺寸、热稳定性及与CMOS工艺的兼容性的技术问 题，因而能广泛应用于传感器、存储装置和逻辑计算装置中。本专利技术还提供了该磁隧道结的 制备方法。 为实现上述目的，按照本专利技术的一个方面，提供了一种磁隧道结，包括第一电极 层，以及依次形成在所述第一电极层上的第一磁性层、绝缘隧穿层、第二磁性层和第二电极 层；所述第一磁性层和所述第二磁性层至少其中之一为CoFe(R)/FePt结构；所述CoFe(R)/ FePt结构由CoFe(R)层和FePt层叠加而成，CoFe(R)层较FePt层靠近所述绝缘隧穿层；所 述CoFe(R)层的材料为掺入R的CoFe，R为B、A1和Ni至少其中之一。 优选地，所述CoFe(R)层的厚度为1~5nm，所述FePt层的厚度为1~6nm。 优选地，上述磁隧道结还包括形成于所述第一电极层和所述第一磁性层之间的种 子层和/或形成于所述第二电极层和所述第二磁性层之间的覆盖层。 优选地，上述磁隧道结还包括形成于所述第一电极层和所述第一磁性层之间的第 三磁性层。 优选地，上述磁隧道结还包括形成于所述第二电极层和所述第二磁性层之间的第 四磁性层。 优选地，上述磁隧道结还包括形成于所述第一电极层和所述第一磁性层之间的反 铁磁层。 优选地，上述磁隧道结还包括形成于所述第一磁性层和所述绝缘隧穿层之间的铁 磁耦合层，所述铁磁耦合层由第五磁性层和金属层叠加而成，所述第五磁性层较所述金属 层靠近所述绝缘隧穿层，所述第一磁性层与所述第五磁性层通过所述金属层形成反铁磁耦 合结构。 按照本专利技术的另一方面，提供了一种上述磁隧道结的制备方法，在完成包括第一 电极层、第一磁性层、绝缘隧穿层、第二磁性层和第二电极层在内的结构单元的制备后，在 300~500°C下退火处理5~10min，得到磁隧道结。 总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，具有以下有益效 果：采用基于CoFe(R)/FePt的垂直磁化结构，与传统的垂直磁化结构不同，CoFe(R)/FePt 垂直磁化结构的垂直磁化起源于CoFe(R)膜和FePt膜界面的磁各向异性，具有高垂直磁各 向异性，磁隧道结能兼顾器件的小尺寸化与高热稳定性，此外，磁隧道结的退火温度低，退 火时间显著缩短，能很好地与CMOS工艺兼容。【附图说明】 图1是本专利技术一个实施例的磁隧道结的结构示意图； 图2是CoFe(R)/FePt结构的示意图； 图3是本专利技术又一个实施例的磁隧道结的结构示意图； 图4是本专利技术又一个实施例的磁隧道结的结构示意图； 图5是本专利技术又一个实施例的磁隧道结的结构示意图； 图6是本专利技术又一个实施例的磁隧道结的结构示意图； 图7是本专利技术实施例及比较例制得的CoFe(R) /FePt结构的磁滞回线； 图8是本专利技术实施例制得的CoFe(R)/FePt结构的转矩曲线。 在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：10_第二电极 层，11-第一电极层，20-第二磁性层，21-第五磁性层，30-绝缘隧穿层，40-第一磁性层， 41-CoFe(R)层，42-FePt层，50-金属层，51-铁磁耦合层，60-覆盖层，61-种子层，70-基片， 80-反铁磁层。【具体实施方式】 为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并 不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要 彼此之间未构成冲突就可以相互组合。 如图1所示，本专利技术实施例的磁隧道结包括：第一电极层11，以及依次形成在第一 电极层11上的第本文档来自技高网...

【技术保护点】
一种磁隧道结，其特征在于，包括第一电极层，以及依次形成在所述第一电极层上的第一磁性层、绝缘隧穿层、第二磁性层和第二电极层；所述第一磁性层和所述第二磁性层至少其中之一为CoFe(R)/FePt结构；所述CoFe(R)/FePt结构由CoFe(R)层和FePt层叠加而成，所述CoFe(R)层较所述FePt层靠近所述绝缘隧穿层；所述CoFe(R)层的材料为掺入R的CoFe，R为B、Al和Ni至少其中之一。

【技术特征摘要】

【专利技术属性】
技术研发人员：程晓敏，关夏威，黄婷，王升，缪向水，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北;42