一种新型全双工通信模块制造技术

本实用新型专利技术公开一种新型全双工通信模块，包括发送器和接收器，发送器包括波特率发生器、第一FIFO缓冲单元、第一计数器、第一判断电路、第一校验电路和控制电路；接收器包括检测电路、第二计数器、第二判断电路、第二校验电路、采样及串并连转换器、存储电路和第二FIFO缓冲单元，发送器的控制电路的输出端与接收器的检测电路建立连接，以使发送器和接收器实现全双工通信。

【技术实现步骤摘要】

本技术涉及无线通信领域，具体是一种改进的全双工异步通信模块。
技术介绍
全双工(Full Duplex)通信，又称为双向同时通信，即通信的双方可以同时发送和接收信息的信息交互方式。全双工是在微处理器与外围设备之间采用发送线和接受线各自独立的方法，可以使数据在两个方向上同时进行传送操作，也就是说在发送数据的同时也能够接收数据，两者同步进行。现有的全双工通信模块一般包括接收器和发送器，但随着电路规模的增大和复杂度的提高，接收器和发送器之间的数据传输的速度和可靠性不免受到影响，而目前尚无很好的解决方法。
技术实现思路
因此，针对上述的问题，本技术提出一种新型全双工通信模块，对现有的全双工通信电路进行改进，在不增加其复杂度的情况下增强数据传输的可靠性和传输速度，已缓解现有技术之不足。为了解决上述技术问题，本技术所采用的技术方案是，一种新型全双工通信模块，包括发送器和接收器，所述发送器包括波特率发生器、第一 FIF0(First Input FirstOutput，先入先出)缓冲单元、第一计数器、第一判断电路、第一校验电路和控制电路，波特率发生器的输出端、第一 FIFO缓冲单元的输出端和第一计数器的输出端接于第一判断电路的输入端，第一判断电路的输入输出端分别与第一校验电路的输入输出端和控制电路的输入输出端电性连接，第一 FIFO缓冲单元的输出端还接于第一校验电路的输入端；所述接收器包括检测电路、第二计数器、第二判断电路、第二校验电路、采样及串并连转换器、存储电路和第二 FIFO缓冲单元，第二计数器的输出端接于检测电路的输入端和采样及串并连转换器的输入端，检测电路的输出端接于采样及串并连转换器的输入端，第二判断电路与检测电路、采样及串并连转换器、第二校验电路均双向连接，第二校验电路的输入端接于采样及串并连转换器的输出端，第二校验电路的输出端接于存储电路的输入端和第二 FIFO缓冲单元的输入端，存储器的输出端接于采样及串并连转换器的输入端；发送器的控制电路的输出端与接收器的检测电路建立通信连接，以使发送器和接收器实现全双工通信。上述发送器中，波特率发生器是作为一个分频器的作用，用于产生并发送时钟；第一计数器负责发送器各单元所需的技术，第一校验电路用于进行数据校验，第一 FIFO缓冲单元、第一判断电路和控制电路用于协调各模块的时序关系，控制发送器发送数据。其运行原理如下:发送器开始工作时，判断第一 FIFO缓冲单元是否有数据，如果第一 FIFO缓冲单元为空，则控制器禁止整个发送器发送数据，如果第一 FIFO缓冲单元非空，则开始发送数据；在发送过程中同时进行校验数据的准确性。进一步的，为了保证传输速度，所述第一 FIFO缓冲单元为异步FIFO缓冲单元。上述接收器中，检测电路采样发送器发来的预定信号，如果符合预设规则，则开始接收数据，然后将第二计数器清零，使第二计数器重新计数，并通过第二判断电路判断数据是否接收完毕，如果完毕则结束接收，如果没有完毕则持续接收数据；在数据接收过程中同样通过第二校验电路对传输的数据进行校验，采样及串并连转换器用于将采样值存储到存储电路中，并完成串行输入的并行转换。第二 FIFO缓冲单元用于缓存传输的数据。进一步的，为了保证传输速度，所述第二 FIFO缓冲单元为同步FIFO缓冲单元。进一步的，所述接收器还包括同步管理单元，同步管理单元的输入端接于检测电路的输出端和控制电路的输出端，同步管理单元的输出端接于控制电路的输出端。作为一个可行的方案，同步管理单元包括顺次电性连接的信号采集电路、相位比较电路和结果输出电路，信号采集电路的输入端接于检测电路的输出端和控制电路的输出端，分别采集检测电路和控制电路的输出信号，然后发送给相位比较电路进行相位比较，并将结果通过结果输出电路传给控制电路，控制电路根据接收的结果来判断是否同步，如果不同步则重新发送数据，如果同步则继续传输数据。本技术通过上述模块，与现有技术相比，具有如下优点:1、接收器和发送器各有一个FIFO缓冲单元，同时第一 FIFO缓冲单元为异步FIFO，第二 FIFO缓冲单元为同步FIF0，保证了数据的传输速度；2、接收器和发送器均设有校验电路，在数据传输过程中时刻校验，保证了数据的准确性；3、接收器和发送器还通过同步管理单元再次校验，防止数据传输中出现误码，进一步保证了数据的准确性；4、本技术构思巧妙，电路简单，易于产业化，具有很好的实用性。【附图说明】图1为本技术的实施例1的发送器的原理框图；图2为本技术的实施例1的接收器的原理框图；图3为本技术的实施例2的原理框图。【具体实施方式】现结合附图和【具体实施方式】对本技术进一步说明。实施例1本技术的一种新型全双工通信模块，包括发送器和接收器。参见图1，发送器包括波特率发生器、第一 FIFO (First Input First Output，先入先出)缓冲单元、第一计数器、第一判断电路、第一校验电路和控制电路，波特率发生器的输出端、第一 FIFO缓冲单元的输出端和第一计数器的输出端接于第一判断电路的输入端，第一判断电路的输入输出端分别与第一校验电路的输入输出端和控制电路的输入输出端电性连接，第一 FIFO缓冲单元的输出端还接于第一校验电路的输入端。其中，波特率发生器是作为一个分频器的作用，用于产生并发送时钟；第一计数器负责发送器各单元所需的技术，第一校验电路用于进行数据校验，第一 FIFO缓冲单元、第一判断电路和控制电路用于协调各模块的时序关系，控制发送器发送数据。其运行原理如下:发送器开始工作时，判断第一FIFO缓冲单元是否有数据，如果第一FIFO缓冲单元为空，则控制器禁止整个发送器发送数据，如果第一 FIFO缓冲单元非空，则开始发送数据；在发送过程中同时进行校验数据的准确性。参见图2，接收器包括检测电路、第二计数器、第二判断电路、第二校验电路、采样及串并连转换器、存储电路和第二 FIFO缓冲单元，第二计数器的输出端接于检测电路的输入端和采样及串并连转换器的输入端，检测电路的输出端接于采样及串并连转换器的输入端，第二判断电路与检测电路、采样及串并连转换器、第二校验电路均双向连接，第二校验电路的输入端接于采样及串并连转换器的输出端，第二校验电路的输出端接于存储电路的输入端和第二 FIFO缓冲单元的输入端，存储器的输出端接于采样及串并连转换器的输入端。发送器的控制电路的输出端与接收器的检测电路建立通信连接，以使发送器和接收器实现全双工通信。其中，检测电路采样发送器发来的预定信号，如果符合预设规则，则开始接收数据，然后将第二计数器清零，使第二计数器重新计数，并通过第二判断电路判断数据是否接收完毕，如果完毕则结束接收，如果没有完毕则持续接收数据；在数据接收过程中同样通过第二校验电路对传输的数据进行校验，采样及串并连转换器用于将采样值存储到存储电路中，并完成串行输入的并行转换。第二 FIFO缓冲单元用于缓存传输的数据。实施例2本实施例中，参见图3，除了实施例1的所有模块，接收器还包括同步管理单元，同步管理单元的输入端接于检测电路的输出端和控制电路的输出端，同步管理单元的输出端接于控制电路的输出端。作为一个可行的方案，同步管理单元包括顺次本文档来自技高网...

【技术保护点】
一种新型全双工通信模块，其特征在于：包括发送器和接收器；所述发送器包括波特率发生器、第一FIFO缓冲单元、第一计数器、第一判断电路、第一校验电路和控制电路，波特率发生器的输出端、第一FIFO缓冲单元的输出端和第一计数器的输出端接于第一判断电路的输入端，第一判断电路的输入输出端分别与第一校验电路的输入输出端和控制电路的输入输出端电性连接，第一FIFO缓冲单元的输出端还接于第一校验电路的输入端；所述接收器包括检测电路、第二计数器、第二判断电路、第二校验电路、采样及串并连转换器、存储电路和第二FIFO缓冲单元，第二计数器的输出端接于检测电路的输入端和采样及串并连转换器的输入端，检测电路的输出端接于采样及串并连转换器的输入端，第二判断电路与检测电路、采样及串并连转换器、第二校验电路均双向连接，第二校验电路的输入端接于采样及串并连转换器的输出端，第二校验电路的输出端接于存储电路的输入端和第二FIFO缓冲单元的输入端，存储器的输出端接于采样及串并连转换器的输入端；发送器的控制电路的输出端与接收器的检测电路建立通信连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄家蛟，
申请(专利权)人：珠海信濠精密组件有限公司，
类型：新型
国别省市：广东;44