一种应用于电路中的ESD防护电路制造技术

技术编号:12714281 阅读:70 留言:0更新日期:2016-01-14 21:11
本实用新型专利技术公开了一种应用于电路中的ESD防护电路,用于对被控芯片以及主控芯片进行静电放电保护,包括π型滤波电路,π型滤波电路连接在主控芯片输入输出端子与被控芯片的公共端子之间,π型滤波电路包括若干个依次串联的限流电阻R1至Rn,n为大于1的自然数,限流电阻R1、限流电阻Rn上并联有分压电容,分压电容至少包括2个相互串联的第一电容和第二电容,第一电容和第二电容的公共端接地。通过在控制芯片之间串接π型滤波电路,当静电或其他干扰信号串入环路时,可通过π型滤波电路进行滤除及通过RC方式吸收,大大提高芯片的抗干扰能力,保障产品在生产与使用过程中不易损害,从而可以减少ESD清理频率及减少人工成本。

【技术实现步骤摘要】

本技术涉及ESD防护装置,具体是指一种应用于电路中的ESD防护电路
技术介绍
随着电子技术的发展,电子设备的应用越来越广泛,不仅是高
如航天航空设备,也渗透到了人们生活的方方面面,如家居电器、通信设备、医疗设备等,ESD随处不在,ESD问题对设备的正常工作一直是一个严重威胁,如何防护ESD,保证设备的正常工作,是一个长期困扰工程师的难题。ESD:Electro_Static discharge,即静电放电。静电在生活中非常常见,特别是在电子产品生产,运输,储存及使用过程中很容易出现,当静电积累(E0S)到一定程度,会产生一定程度的能量,该能量会对电子设备造成不可逆的损坏。为了防止静电放电造成的损伤,目前解决静电干扰的方法有多种,比较常见的一种是在器件上增加放电管等器件,这种方式虽然可以有效的缓解1C承受的静电能力,但采用放电管成本昂贵;另一种是常见的方式是对生产及运输环境进行静电清理工作,但电子产品在生产,储存及使用时随时都能产生ESD的积累,这样就需要在生产及运输多个环节安排人力进行静电清理防护,造成较高的人工成本及设备成本。
技术实现思路
本技术的目的是克服现有技术中的不足之处,提供一种减少ESD清理频率及减少人工成本的应用于电路中的ESD防护电路。本技术的目的是通过以下技术方案来实现的:—种应用于电路中的ESD防护电路,用于对被控芯片以及主控芯片进行静电放电保护,其特征在于:包括η型滤波电路,所述η型滤波电路连接在主控芯片输入输出端子与被控芯片的公共端子之间,所述31型滤波电路包括若干个依次串联的限流电阻R1至Rn,所述η为大于1的自然数,所述限流电阻R1、限流电阻Rn上并联有分压电容,所述分压电容至少包括2个相互串联的第一电容和第二电容,所述第一电容和第二电容的公共端接地。优选的,所述η为大于或等于4的偶数。本技术相比现有技术具有以下优点及有益效果:1、通过在控制芯片之间串接31型滤波电路,当静电或其他干扰信号串入环路时,可通过31型滤波电路进行滤除及通过RC方式吸收,在主控芯片、被控芯片自身能承受一定的ESD防护能力的基础上,再加入本电路后可以大大提尚芯片的抗干扰能力,提尚了广品的静电防护等级,保障产品在生产与使用过程中不易损害,从而可以减少ESD清理频率及减少人工成本。2、本技术从传播路径上滤除ESD干扰,可以解决电子产品在不同环境中的ESD防护适应能力;并采用价格低廉的原材料,减少对产品的成本影响。3、本技术除了能解决ESD防护问题外,还能过滤因电磁辐射等干扰信号对1C的干扰。【附图说明】图1为本技术的结构示意图。【具体实施方式】下面结合实施例及附图对本技术作进一步详细的描述,但本技术的实施方式不限于此。实施例如图1,一种应用于电路中的ESD防护电路,用于对被控芯片以及主控芯片进行静电放电保护,其特征在于:包括η型滤波电路,所述η型滤波电路连接在主控芯片输入输出端子与被控芯片的公共端子之间,所述η型滤波电路包括若干个依次串联的限流电阻R1至Rn,所述η为大于1的自然数,所述限流电阻R1、限流电阻Rn上并联有分压电容,所述分压电容至少包括2个相互串联的第一电容和第二电容,所述第一电容和第二电容的公共端接地。本实施例中,所述η为大于或等于4的偶数,所述限流电阻R1至R4的电阻值均相同。作为一种优选方式,所述η等于4,这样可以确保ESD信号由限流电阻R2与限流电阻R3中间的电路进入,使电路中阻性器件与容性器件产生限流及分压作用。由于主控芯片向被控芯片传输信号时,当干扰信号进入传输电路后易引起被控芯片的误判断,引起整个电路的震荡,特别是当静电信号进入传输电路后,甚至可能击穿被控芯片以及主控芯片。本技术在控制芯片之间串接两组C-R-C-R的31型滤波电路,当静电或其他干扰信号串入环路时,可通过η型滤波电路进行滤除及通过RC方式吸收,在主控芯片、被控芯片自身能承受一定的ESD防护能力的基础上,再加入本电路后可以大大提尚芯片的抗干扰能力,提高了产品的静电防护等级,保障产品在生产与使用过程中不易损害,从而可以减少ESD清理频率及减少人工成本。其中,具体抗ESD能力主要与电阻阻抗、电容的有效电阻及容量有关。电容ESR越小,其瞬态吸收能力越高。此处一般使用低ESR小容量的电容。上述实施例为本技术较佳的实施方式,但本技术的实施方式并不受上述实施例的限制,其他的任何未背离本技术的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本技术的保护范围之内。【主权项】1.一种应用于电路中的ESD防护电路,用于对被控芯片以及主控芯片进行静电放电保护,其特征在于:包括η型滤波电路,所述η型滤波电路连接在主控芯片输入输出端子与被控芯片的公共端子之间,所述31型滤波电路包括若干个依次串联的限流电阻R1至Rn,所述η为大于1的自然数,所述限流电阻R1、限流电阻Rn上并联有分压电容,所述分压电容至少包括2个相互串联的第一电容和第二电容,所述第一电容和第二电容的公共端接地。2.根据权利要求1所述的应用于电路中的ESD防护电路,其特征在于:所述η为大于或等于4的偶数。【专利摘要】本技术公开了一种应用于电路中的ESD防护电路,用于对被控芯片以及主控芯片进行静电放电保护,包括π型滤波电路,π型滤波电路连接在主控芯片输入输出端子与被控芯片的公共端子之间,π型滤波电路包括若干个依次串联的限流电阻R1至Rn,n为大于1的自然数,限流电阻R1、限流电阻Rn上并联有分压电容,分压电容至少包括2个相互串联的第一电容和第二电容,第一电容和第二电容的公共端接地。通过在控制芯片之间串接π型滤波电路,当静电或其他干扰信号串入环路时,可通过π型滤波电路进行滤除及通过RC方式吸收,大大提高芯片的抗干扰能力,保障产品在生产与使用过程中不易损害,从而可以减少ESD清理频率及减少人工成本。【IPC分类】H02H9/04, H02H9/02【公开号】CN204967250【申请号】CN201520710426【专利技术人】凌斌 【申请人】惠州市康冠科技有限公司【公开日】2016年1月13日【申请日】2015年9月14日本文档来自技高网...

【技术保护点】
一种应用于电路中的ESD防护电路,用于对被控芯片以及主控芯片进行静电放电保护,其特征在于:包括π型滤波电路,所述π型滤波电路连接在主控芯片输入输出端子与被控芯片的公共端子之间,所述π型滤波电路包括若干个依次串联的限流电阻R1至Rn,所述n为大于1的自然数,所述限流电阻R1、限流电阻Rn上并联有分压电容,所述分压电容至少包括2个相互串联的第一电容和第二电容,所述第一电容和第二电容的公共端接地。

【技术特征摘要】

【专利技术属性】
技术研发人员:凌斌
申请(专利权)人:惠州市康冠科技有限公司
类型:新型
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1