栅极驱动电路以及移位寄存电路制造技术

本发明专利技术公开了一种栅极驱动电路以及移位寄存电路，栅极驱动电路包括多个级联设置的移位寄存电路，每一移位寄存电路包括信号传输电路以及或非门锁存电路，其中信号传输电路包括第一信号传输电路和第二信号传输电路，第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至或非门锁存电路，第二信号传输电路根据第一时钟信号将前一级的传输信号的低电平部分传输至或非门锁存电路以进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲。通过以上方式，本发明专利技术的栅极驱动电路能够适用于CMOS制程，功耗低、噪声容限宽。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，特别是涉及一种栅极驱动电路以及移位寄存电路。
技术介绍
GOA (Gate Driver On Array)电路是利用现有的液晶显示器的Array制程将栅极扫描驱动电路制作在Array基板上，以实现逐行扫描的驱动方式。其具有降低生产成本和窄边框设计的优点，为多种显示器所使用。G0A电路要具有两项基本功能:第一是输入栅极驱动脉冲，驱动面板内的栅极线，打开显示区内的TFT (Thin Film Transistor，薄膜场效应晶体管)，由栅极线对像素进行充电；第二是移位寄存，当第η个栅极驱动脉冲输出完成后，可以通过时钟控制进行η+1个栅极驱动脉冲的输出，并依此传递下去。G0A电路包括上拉电路(Pull-up circuit)、上拉控制电路(Pull-up controlcircuit)、下传电路(Pull-down circuit)、下拉电路(Pull-down control circuit)以及负责电位抬升的上升电路(Boost circuit) 0具体地，上拉电路主要负责将输入的时钟讯号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制电路负责控制上拉电路的打开，一般是由上级G0A电路传递来的信号作用。下拉电路负责在输出扫描信号后，快速将扫描信号拉低为低电位，即薄膜晶体管的栅极的电位拉低为低电位；下拉保持电路则负责将扫描信号和上拉电路的信号(通常称为Q点)保持在关闭状态(即设定的负电位)，通常有两个下拉保持电路交替作用。上升电路则负责Q点电位的二次抬升，这样确保上拉电路的G(N)正常输出。不同的G0A电路可以使用不同的制程。LTPS(Low Temperature Poly-silicon，低温多晶硅)制程具有高电子迀移率和技术成熟的优点，目前被中小尺寸显示器广泛使用。CMOS (Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)LTPS 制程具有低功耗、电子迀移率高、噪声容限宽等优点，因此逐渐为面板厂商使用，如此需要开发与CMOS LTPS制程对应的G0A电路。
技术实现思路
本专利技术实施例提供了一种栅极驱动电路以及移位寄存电路，能够适用于CMOS制程，功耗低、噪声容限宽。本专利技术提供一种栅极驱动电路，包括多个级联设置的移位寄存电路，每一移位寄存电路包括信号传输电路以及或非门锁存电路，其中信号传输电路包括第一信号传输电路和第二信号传输电路，第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至或非门锁存电路，第二信号传输电路根据第一时钟信号将前一级的传输信号的低电平部分传输至或非门锁存电路以进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲。其中，信号传输电路和或非门锁存电路分别为上升沿触发。其中，第一信号传输电路包括第一 NM0S管、第二 NM0S管、第三NM0S管、第四NM0S管、第一 PM0S管以及第二 PM0S管，第一 NM0S管的栅极接前一级的传输信号，第二 NM0S管的栅极接第一时钟信号，源极与第一 NM0S管的漏极连接，漏极与第一 PM0S管的源极、第二PM0S管的栅极、第三NM0S管的漏极、第四NM0S管的栅极以及或非门锁存电路连接，第三NM0S管的栅极与第一 PM0S管的栅极、第二 PM0S管的源极以及第四NM0S管的漏极连接，第一NM0S管的源极、第三NM0S管的源极以及第四NM0S管的源极接第一参考电平，第一 PM0S管的漏极与第二 PM0S管的漏极接第二参考电平。其中，第二信号传输电路包括第五NM0S管、第六NM0S管、第七NM0S管以及第三PM0S管，第五NM0S管的栅极与第三PM0S管的栅极接前一级的传输信号，第五NM0S管的漏极与第三PM0S管的源极以及第六NM0S管的栅极连接，第五NM0S管的源极以及第六NM0S管的源极接第一参考电平，第三PM0S管的漏极接第二参考电平，第六NM0S管的漏极与第七NM0S管的源极连接，第七NM0S管的栅极接第一时钟信号，第七NM0S管的漏极与或非门锁存电路连接。其中，或非门锁存电路包括一或非门电路，或非门电路包括第八NM0S管、第九NM0S管、第四PM0S管以及第五PM0S管，第八NM0S管的栅极与第四PM0S管的栅极以及信号传输电路连接，漏极与第九NM0S管的源极连接，源极与第四PM0S管的漏极以及第五PM0S管的漏极连接，第九NM0S管的栅极和第五PM0S管的栅极接第二时钟信号，第四PM0S管的源极以及第五PM0S管的源极接第一参考电平。其中，或非门锁存电路进一步包括与或非门电路连接的多级反相电路。其中，多级反相电路包括串联设置的多个反相器，反相器包括第十NM0S管和第六PM0S管，第十NM0S管的漏极接第二参考电平，第六PM0S管的源极接第一参考电平，第十NM0S管的栅极与第六PM0S管的栅极连接，为反相器的输入端，与或非门电路或者前一级的反相器连接，第十NM0S管的源极与第六PM0S管的漏极连接，为反相器的输出端。其中，反相器的数量为三个。其中，第一时钟信号偏移二分之一个时钟周期得到第二时钟信号。本专利技术还提供一种移位寄存电路，包括信号传输电路以及或非门锁存电路，信号传输电路包括第一信号传输电路和第二信号传输电路，第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至或非门锁存电路，第二信号传输电路根据第一时钟信号将前一级的传输信号的低电平部分传输至或非门锁存电路以进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲。通过上述方案，本专利技术的有益效果是:本专利技术的栅极驱动电路包括多个级联设置的移位寄存电路，每一移位寄存电路包括信号传输电路以及或非门锁存电路，信号传输电路包括第一信号传输电路和第二信号传输电路，通过第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至或非门锁存电路，第二信号传输电路根据第一时钟信号将前一级的传输信号的低电平部分传输至或非门锁存电路，或非门锁存电路用于对传输信号进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲，能够适用于CMOS制程，功耗低、噪声容限宽。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:图1是本专利技术实施例的驱动电路的结构示意图；图2是图1中的第η级的移位寄存电路的电路图；图3是图1中的第η+1级的移位寄存电路的电路图；图4是图1中的第η+2级的移位寄存电路的电路图；图5是图1中的第η+3级的移当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个级联设置的移位寄存电路，每一所述移位寄存电路包括信号传输电路以及或非门锁存电路，其中所述信号传输电路包括第一信号传输电路和第二信号传输电路，所述第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至所述或非门锁存电路，所述第二信号传输电路根据第一时钟信号将所述前一级的传输信号的低电平部分传输至所述或非门锁存电路以进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲。

【技术特征摘要】

【专利技术属性】
技术研发人员：郝思坤，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44