本发明专利技术提供了一种基于FPGA了驾驶行为记录装置；包括速度传感器、ADC、FPGA和LCD，所述速度传感器、ADC、FPGA和LCD依次连接；所述速度传感器采集当前速度，然后将速度通过ADC进行模数转换成数字信号，并输出给FPGA进行处理，同时ADC向FPGA传输时钟信号，FPGA根据速度信号结合时钟信号判断是否符合规范标准，以及一周内不符合规范标准的次数，并显示于LCD上。本发明专利技术通过极为高效且稳定的FPGA对车辆驾驶情况进行判断，能准确识别加速过快、减速过快的不规范行为，及时提醒司机，从而在一定程度上对严重的交通事故进行防范。
【技术实现步骤摘要】
本专利技术涉及一种基于FPGA的驾驶行为记录装置，属于汽车电子设备
技术介绍
汽车，尤其是大货车，在行驶过程中，司机经常会出现疲劳驾驶的情况，而在疲劳驾驶时，很容易就会出现加速过快、减速过快等不规范的行为，对于一般小汽车而言，这种行为主要在于让乘坐者感觉不适，但对于大货车而言，这种行为很有可能造成严重的交通事故。现有技术中，对于这种情况，一般是通过GPS定位来计算车辆行驶速度的变化情况，而GPS目前定位精度极为有限，一般来说，误差在1m以内的概率超过65%，因此采用GPS定位的方式很难及时识别加速过快、减速过快的不规范行为。
技术实现思路
为解决上述技术问题，本专利技术提供了一种基于FPGA的驾驶行为记录装置，该基于FPGA的驾驶行为记录装置能够通过极为高效且稳定的FPGA对车辆驾驶情况进行判断，能准确识别加速过快、减速过快的不规范行为，及时提醒司机，从而在一定程度上对严重的交通事故进行防范。本专利技术通过以下技术方案得以实现。本专利技术提供的一种基于FPGA的驾驶行为记录装置；包括速度传感器、ADC、FPGA和LCD，所述速度传感器、ADC、FPGA和LCD依次连接；所述速度传感器采集当前速度，然后将速度通过ADC进行模数转换成数字信号，并输出给FPGA进行处理，同时ADC向FPGA传输时钟信号，FPGA根据速度信号结合时钟信号判断是否符合规范标准，以及一周内不符合规范标准的次数，并显示于IXD上。ADC模数转换将速度传感器的速度转换为数值dl、d2，dl、d2满足如下条件:①当速度为O?10km/s时，dl为0，d2为O ;②当速度为10?20km/s时，dl为0，d2为I ;③当速度为20?30km/s时，dl为1，d2为O ;④当速度为30km/s以上时，dl为1，d2为I。所述FPGA判断是否符合规范标准的方式，以及对一周内不符合规范标准次数统计的方式，具体如下:①前一时序和当前时序中d2相同，但dl在前一时序中为O，在当前时序中为I，则为不符合加速规范标准，加速不规范次数统计量counterl计数加I ;②前一时序和当前时序中d2相同，但dl在前一时序中为1，在当前时序中为0，则为不符合减速规范标准，减速不规范次数统计量counter2计数加I。本专利技术的有益效果在于:通过极为高效且稳定的FPGA对车辆驾驶情况进行判断，能准确识别加速过快、减速过快的不规范行为，及时提醒司机，从而在一定程度上对严重的交通事故进行防范。【附图说明】图1是本专利技术的连接示意图。【具体实施方式】下面进一步描述本专利技术的技术方案，但要求保护的范围并不局限于所述。如图1所示的一种基于FPGA的驾驶行为记录装置；包括速度传感器、ADC、FPGA和LCD，所述速度传感器、ADC、FPGA和LCD依次连接；所述速度传感器采集当前速度，然后将速度通过ADC进行模数转换成数字信号，并输出给FPGA进行处理，同时ADC向FPGA传输时钟信号，FPGA根据速度信号结合时钟信号elk判断是否符合规范标准Y，以及一周内不符合规范标准的次数count，并显示于IXD上。具体而言，ADC模数转换将速度传感器的速度转换为数值dl、d2，dl、d2满足如下条件:①当速度为O?10km/s时，dl为0，d2为O ;②当速度为10?20km/s时，dl为0，d2为I ;③当速度为20?30km/s时，dl为1，d2为O ;④当速度为30km/s以上时，dl为1，d2为I。所述FPGA判断是否符合规范标准的方式，以及对一周内不符合规范标准次数统计的方式，具体如下:①前一时序和当前时序中d2相同，但dl在前一时序中为0，在当前时序中为1，则为不符合加速规范标准，加速不规范次数统计量counterl计数加I ;②前一时序和当前时序中d2相同，但dl在前一时序中为1，在当前时序中为0，则为不符合减速规范标准，减速不规范次数统计量counter2计数加I。【主权项】1.一种基于FPGA的驾驶行为记录装置，其特征在于:包括速度传感器、ADC、FPGA和LCD，所述速度传感器、ADC、FPGA和LCD依次连接；所述速度传感器采集当前速度，然后将速度通过ADC进行模数转换成数字信号，并输出给FPGA进行处理，同时ADC向FPGA传输时钟信号，FPGA根据速度信号结合时钟信号判断是否符合规范标准，以及一周内不符合规范标准的次数，并显示于IXD上。2.如权利要求1所述的基于FPGA的驾驶行为记录装置，其特征在于:ADC模数转换将速度传感器的速度转换为数值dl、d2，dl、d2满足如下条件: ①当速度为0?10km/s时，dl为0，d2为0; ②当速度为10?20km/s时，dl为0，d2为1; ③当速度为20?30km/s时，dl为1，d2为0; ④当速度为30km/s以上时，dl为1，d2为1。3.如权利要求2所述的基于FPGA的驾驶行为记录装置，其特征在于:所述FPGA判断是否符合规范标准的方式，以及对一周内不符合规范标准次数统计的方式，具体如下: ①前一时序和当前时序中d2相同，但dl在前一时序中为0，在当前时序中为1，则为不符合加速规范标准，加速不规范次数统计量counterl计数加1 ; ②前一时序和当前时序中d2相同，但dl在前一时序中为1，在当前时序中为0，则为不符合减速规范标准，减速不规范次数统计量counter2计数加1。【专利摘要】本专利技术提供了一种基于FPGA了驾驶行为记录装置；包括速度传感器、ADC、FPGA和LCD，所述速度传感器、ADC、FPGA和LCD依次连接；所述速度传感器采集当前速度，然后将速度通过ADC进行模数转换成数字信号，并输出给FPGA进行处理，同时ADC向FPGA传输时钟信号，FPGA根据速度信号结合时钟信号判断是否符合规范标准，以及一周内不符合规范标准的次数，并显示于LCD上。本专利技术通过极为高效且稳定的FPGA对车辆驾驶情况进行判断，能准确识别加速过快、减速过快的不规范行为，及时提醒司机，从而在一定程度上对严重的交通事故进行防范。【IPC分类】B60K31/18【公开号】CN105235520【申请号】CN201510373470【专利技术人】杨洁, 段露露 【申请人】遵义师范学院【公开日】2016年1月13日【申请日】2015年6月30日本文档来自技高网...
【技术保护点】
一种基于FPGA的驾驶行为记录装置，其特征在于：包括速度传感器、ADC、FPGA和LCD，所述速度传感器、ADC、FPGA和LCD依次连接；所述速度传感器采集当前速度，然后将速度通过ADC进行模数转换成数字信号，并输出给FPGA进行处理，同时ADC向FPGA传输时钟信号，FPGA根据速度信号结合时钟信号判断是否符合规范标准，以及一周内不符合规范标准的次数，并显示于LCD上。
【技术特征摘要】
【专利技术属性】
技术研发人员：杨洁，段露露，
申请(专利权)人：遵义师范学院，
类型：发明
国别省市：贵州;52
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。