MRAM存储器、数据存储系统及数据读取方法技术方案

本发明专利技术实施例提供一种MRAM存储器、数据存储系统及数据读取方法，其中MRAM存储包括：接收数据操作命令的NAND接口；根据所述NAND接口所接收的数据操作命令，执行数据操作的MRAM阵列；获取并缓存MRAM阵列中待读取的数据，并将所述待读取的数据通过所述NAND接口输出的页缓冲器Page Buffer；其中，所述MRAM阵列通过所述页缓冲器与所述NAND接口相连。本发明专利技术实施例将NAND接口作为MRAM存储器的数据接口，同时将页缓冲器作为外部设备从MRAM存储器中读取出数据的区域，使得MRAM存储器读取数据的速率得到了提升。

【技术实现步骤摘要】

本专利技术涉及存储
，更具体地说，涉及一种MRAM存储器、数据存储系统及数据读取方法。
技术介绍
MRAM (Magnetic Random Access Memory,非挥发性的磁性随机存储器)存储器是数据存储器的一种，由于MRAM存储器拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，基本上可以进行无限次地重复写入，因此MRAM存储器的应用较为广泛。本专利技术的专利技术人在研究过程中发现:MRAM存储器虽然在数据的重复写入上具有较为突出的表现(基本上可以进行无限次地重复写入)，然而MRAM存储器在进行数据读取时(如在作页(Page)读取时)，MRAM存储器的数据读取速率相对于SRAM等存储器还是较慢，如何提升MRAM存储器的数据读取速率一直是本领域技术人员极为关注的问题。
技术实现思路
有鉴于此，本专利技术实施例提供一种MRAM存储器、数据存储系统及数据读取方法，以实现提升MRAM存储器的数据读取速率的目的。为实现上述目的，本专利技术实施例提供如下技术方案:一种MRAM存储器，包括:接收数据操作命令的NAND接口 ；根据所述NAND接口所接收的数据操作命令,执行数据操作的MRAM阵列；获取并缓存MRAM阵列中待读取的数据，并将所述待读取的数据通过所述NAND接口输出的页缓冲器Page Buffer ；其中，所述MRAM阵列通过所述页缓冲器与所述NAND接口相连。 其中，所述MRAM存储器还包括:分别与所述NAND接口和所述MRAM阵列相连，解析所述NAND接口所接收的数据操作命令，以控制所述MRAM阵列根据解析结果执行数据操作的至少一个译码器。其中，所述MRAM存储器还包括:与所述MRAM阵列相连的X方向地址译码器；和/或，与所述MRAM阵列相连的Y方向地址译码器；和/或，命令译码器。其中，所述MRAM存储器还包括:双倍速率同步动态随机存储器DDR接口，和/或，静态随机存储器SRAM接口，和/或，串行外设接口 SPI接口。本专利技术实施例还提供一种数据存储系统，包括:NAND闪存控制器，及上述所述的MRAM存储器；所述NAND闪存控制器挂接在所述NAND接口上，用于控制所述MRAM存储器存取数据。本专利技术实施例还提供一种数据读取方法，基于上述所述的MRAM存储器，所述方法包括: NAND接口接收数据读取命令；MRAM阵列确定与所述数据读取命令相对应的待读取数据；页缓冲器Page Buffer获取并缓存所述待读取数据，并将所述待读取数据通过所述NAND接口输出。其中，所述MRAM阵列确定与所述数据读取命令相对应的待读取数据包括:通过译码器解析所述NAND接口所接收的数据读取命令，并获取解析结果；根据所述解析结果确定与所述数据读取命令相对应的数据读取地址；确定与所述数据读取地址对应的数据为所述待读取数据。其中，所述页缓冲器获取并缓存所述待读取数据包括:在所述MRAM阵列确定所述待读取数据后，接收所述MRAM阵列传输的所述待读取数据，缓存所述待读取数据。本专利技术实施例还提供一种数据读取方法，基于一种数据存储系统，所述数据存储系统包括=NAND闪存控制器，及上述所述的MRAM存储器；所述NAND闪存控制器挂接在所述NAND接口上，用于控制所述MRAM存储器存取数据；所述方法包括: 所述NAND闪存控制器发送数据读取命令；所述MRAM存储器的NAND接口接收数据读取命令；所述MRAM存储器的MRAM阵列确定与所述数据读取命令相对应的待读取数据；所述MRAM存储器的页缓冲器Page Buffer获取并缓存所述待读取数据，并在所述NAND闪存控制器的控制下，将所缓存的待读取数据通过所述NAND接口输出至所述NAND闪存控制器。其中，所述MRAM存储器的MRAM阵列确定与所述数据读取命令相对应的待读取数据包括:通过MRAM存储器的译码器解析所述NAND接口所接收的数据读取命令，并获取解析结果；根据所述解析结果确定与所述数据读取命令相对应的数据读取地址；确定与所述数据读取地址对应的数据为所述待读取数据。基于上述技术方案，本专利技术实施例提供的MRAM存储器，由NAND接口作为MRAM存储器的数据接口来接收数据操作命令，使得MRAM存储器能与NAND闪存控制器相兼容，通过NAND闪存技术(NAND闪存技术的数据读取速度远大于写入速度)，MRAM存储器能具有较大的数据读取速度；同时，通过页缓冲器缓存MRAM阵列中待读取的数据，以便外部设备从页缓冲器中读取出数据，由于MRAM阵列填充页缓冲器所需时间较短，并且页缓冲器具有较大的接口数据带宽，因此外部设备从本专利技术实施例提供的MRAM存储器中读取出数据的时间，要小于从NAND闪存中读取出数据的时间；本专利技术实施例将NAND接口作为MRAM存储器的数据接口，同时将页缓冲器作为外部设备从MRAM存储器中读取出数据的区域，使得MRAM存储器读取数据的速率得到了提升。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例提供的MRAM存储器的结构框图；图2为本专利技术实施例提供的MRAM存储器的另一结构框图；图3为本专利技术实施例提供的MRAM存储器的再一结构框图；图4为本专利技术实施例提供的数据读取方法的流程图；图5为本专利技术实施例提供的数据存储系统的结构框图；图6为本专利技术实施例提供的数据读取方法的另一流程图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1为本专利技术实施例提供的MRAM存储器的结构框图，参照图1，该MRAM存储器可以包括:NAND接口 10，MRAM阵列20，页缓冲器(Page Buffer) 30 ;其中，MRAM阵列20可通过页缓冲器30与NAND接口 10相连。在本专利技术实施例中，NAND接口 10作为MRAM存储器的数据接口，可用于接收针对MRAM存储器的数据操作命令；值得注意的是，NAND接口 10可以认为是MRAM存储器众多数据接口中的一个，也可认为MRAM存储器仅有NAND接口 10这一个数据接口 ；MRAM阵列20为MRAM存储器的核心，可根据NAND接口 10所接收的数据操作命令，执行数据操作；在本专利技术实施例中，数据操作命令可以包括数据存储命令和数据读取命令，即MRAM阵列20可执行数据存储操作,存储外部数据,也可执行数据读取操作,将MRAM存储器中所存储的数据读出。对应的，在数据操作命令为数据读取命令时，MRAM阵列可执行数据读取操作，确定出MRAM阵列中的待读取的数据。在确定出MRAM阵列中的待读取的数据后，页缓冲器30可获取并缓存MRAM阵列中待读取的数据，并将所述待读取的数据通过NAND接口 10输出至外部设备。可选的，在本专利技术实施例中，NAND接口可以为NAND 本文档来自技高网...

【技术保护点】
一种MRAM存储器，其特征在于，包括：接收数据操作命令的NAND接口；根据所述NAND接口所接收的数据操作命令，执行数据操作的MRAM阵列；获取并缓存MRAM阵列中待读取的数据，并将所述待读取的数据通过所述NAND接口输出的页缓冲器Page Buffer；其中，所述MRAM阵列通过所述页缓冲器与所述NAND接口相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵继勋，
申请(专利权)人：联想北京有限公司，
类型：发明
国别省市：北京;11