一种沟槽型VDMOS的沟槽结构及其制作方法技术

本发明专利技术公开了一种沟槽型VDMOS的沟槽结构及其制作方法，所述方法包括：在衬底上生成氧化层；在所述氧化层的表面进行光刻，形成沟槽窗口；在所述氧化层的上表面及沟槽窗口内制备一层氮化物，该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙；在所述氮化物上制备一层氧化物，该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙；依次将氧化物、氮化物及衬底进行刻蚀，保留第一侧墙和第二侧墙，形成沟槽。与现有技术相比，本发明专利技术通过在沟槽窗口内制备双侧墙，减小了沟槽宽度，降低了沟道电阻，不仅消除了光刻工艺能力对沟槽宽度的限制，而且具有减少器件制造成本、提高器件性能等优点。

【技术实现步骤摘要】

本专利技术涉及半导体芯片制造工艺
，尤其涉及一种沟槽型VDMOS(垂直双扩散场效应晶体管)的沟槽结构及其制作方法。
技术介绍
垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。目前，垂直双扩散场效应晶体管的发展方向是：1.降低正向导通电阻以减小静态功率损耗；2.提高开关速度以减小瞬态功率损耗。减小静态功率损耗主要通过降低器件总导通电阻来实现。器件总导通电阻主要由三部分构成:1.沟道电阻；2.漂移区电阻；3.衬底电阻。这三部分电阻值的大小由器件的结构和制造工艺决定。对于低压功率器件，在导通电阻中漂移区电阻相对所占比例较小，所以在导通电阻组成部分中沟道电阻起主要决定作用。因此降低沟道电阻能够显著减小器件的导通电阻，减小原胞尺寸能够使单位器件面积内沟道的数量增大，增加了沟道的宽/长比，使电流通路增大，从而减小沟道电阻。减小原胞尺寸的主要方法是减小沟槽的宽度。如图1所示，目前常用的沟槽型VDMOS器件的沟槽结构的制作方法主要包括以下步骤:S1、在硅片1表面生长氧化硅2；S2、使用光刻胶3通过光刻工艺在氧化硅2上形成掩膜图形；S3、使用干法刻蚀刻蚀氧化硅2，形成沟槽窗口a；S4、去除光刻胶3；S5、以氧化硅2作为掩膜材料，在硅片1上刻蚀形成沟槽b。r>通过现有方法得到的沟槽的宽度与沟槽窗口的宽度一致，而沟槽窗口的宽度由光刻工艺的最小线条宽度决定。为了减小沟槽的宽度，则需要使用更先进的光刻设备，使得器件制造成本大幅上升。
技术实现思路
本专利技术提供一种沟槽型VDMOS的沟槽结构及其制作方法，有效减小沟槽型VDMOS器件的沟槽宽度。本专利技术的目的是通过以下技术方案实现的：一种沟槽型VDMOS的沟槽结构的制作方法，包括：在衬底上生成氧化层；在所述氧化层的表面进行光刻，形成沟槽窗口；在所述氧化层的上表面及沟槽窗口内制备一层氮化物，该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙；在所述氮化物上制备一层氧化物，该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙；依次将氧化物、氮化物及衬底进行刻蚀，保留第一侧墙和第二侧墙，形成沟槽。进一步地，所述刻蚀为干法刻蚀。进一步地，所述制备一层氮化物、一层氧化物的方法均为化学气相淀积。进一步地，所述氮化物为氮化硅。进一步地，所述氧化物为氧化硅。进一步地，所述氮化物的厚度为0.01μm～0.5μm，所述氧化物的厚度为0.01μm～2μm，所述沟槽的深度为1μm～20μm。。相应地，本专利技术还提出一种使用以上制作方法制作的沟槽型VDMOS的沟槽结构，包括：衬底，位于衬底上的氧化层，以及在所述衬底上形成的沟槽，所述沟槽结构还包括多个由氮化物形成的第一侧墙，和多个由氧化物形成的第二侧墙；其中，所述第一侧墙的一侧与所述氧化层的侧壁贴合，所述第一侧墙的另一侧与所述第二侧墙的一侧贴合，所述第二侧墙的另一侧与沟槽的侧壁处在同一垂直线上。进一步地，所述氮化物为氮化硅。进一步地，所述氧化物为氧化硅。进一步地，所述第一侧墙的厚度为0.01μm～0.5μm，所述第二侧墙的厚度为0.01μm～2μm，所述沟槽的深度为1μm～20μm。与现有技术相比，本专利技术具有以下优点：1、本专利技术通过制备由氮化物和氧化物形成的双侧墙，无需采用高成本的光刻工艺就能减小沟槽宽度，消除了光刻工艺能力对沟槽宽度的限制；2、沟槽宽度减小后，器件面积内沟道的数量增大，增加了沟道的宽/长比，使电流通路增大，从而减小了沟道电阻，提高了器件性能；3、沟槽宽度可以通过调整侧墙的厚度进行控制，简化了工艺，减小了工艺复杂度，能够提高器件成品率；4、使用双侧墙作为刻蚀掩膜，能够改善沟槽刻蚀后沟槽内部形貌，提高了器件的可靠性。附图说明图1为
技术介绍
中常用的沟槽结构制作方法对应的实施效果图；图2为本专利技术实施例提供的沟槽型VDMOS的沟槽结构的制作方法流程图；图3为本专利技术实施例提供的沟槽型VDMOS的沟槽结构的剖面结构示意图；图4(a)为本专利技术实施例一的工艺流程图；图4(b)为与图4(a)所示的工艺流程相对应的实施效果图。具体实施方式本专利技术实施例提供的一种沟槽型VDMOS的沟槽结构的制作方法，在衬底上生成氧化层；在所述氧化层的表面进行光刻，形成沟槽窗口；在所述氧化层的上表面及沟槽窗口内制备一层氮化物，该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙；在所述氮化物上制备一层氧化物，该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙；依次将氧化物、氮化物及衬底进行刻蚀，保留第一侧墙和第二侧墙，形成沟槽。由于在沟槽窗口内制备了由氮化物和氧化物形成的双侧墙，从而能够有效减小沟槽型VDMOS器件的沟槽宽度，解决沟槽宽度由于受光刻工艺限制无法减小，导致沟道电阻增加、静态功率损耗增加的问题。下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图2所示，本专利技术实施例提供的一种沟槽型VDMOS的沟槽结构的制作方法，包括：S11，在衬底上生成氧化层；S12，在所述氧化层的表面进行光刻，形成沟槽窗口；S13，在所述氧化层的上表面及沟槽窗口内制备一层氮化物，该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙；S14，在所述氮化物上制备一层氧化物，该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙；S15，依次将氧化物、氮化物及衬底进行刻蚀，保留第一侧墙和第二侧墙，形成沟槽。其中，进一步地，步骤S13中制备一层氮化物的方法为化学气相淀积。进一步地，步骤S14中制备一层氧化物的方法为化学气相淀积。进一步地，所述氮化物优选为氮化硅。由于直接在氧化层上制备氧化物，容易因过厚而导致开裂，掩膜效果差，因此采用工艺上易制备的氮化硅作为过渡层制备双侧墙，不仅增加了侧墙厚度，减少了沟槽宽度，还能够减少应力，增加双侧墙的粘附性。进一步地，所述氧化物为氧化硅。由于氧化硅制备工艺简单，作为掩膜材料刻蚀选择比较好。进一步地，步骤本文档来自技高网...

【技术保护点】
一种沟槽型垂直双扩散场效应晶体管VDMOS的沟槽结构的制作方法，其特征在于，包括：在衬底上生成氧化层；在所述氧化层的表面进行光刻，形成沟槽窗口；在所述氧化层的上表面及沟槽窗口内制备一层氮化物，该氮化物在所述沟槽窗口内与氧化层贴合形成第一侧墙；在所述氮化物上制备一层氧化物，该氧化物在所述沟槽窗口内与氮化物贴合形成第二侧墙；依次将氧化物、氮化物及衬底进行刻蚀，保留第一侧墙和第二侧墙，形成沟槽。

【技术特征摘要】
1.一种沟槽型垂直双扩散场效应晶体管VDMOS的沟槽结构的制作方法，
其特征在于，包括：
在衬底上生成氧化层；
在所述氧化层的表面进行光刻，形成沟槽窗口；
在所述氧化层的上表面及沟槽窗口内制备一层氮化物，该氮化物在所述沟
槽窗口内与氧化层贴合形成第一侧墙；
在所述氮化物上制备一层氧化物，该氧化物在所述沟槽窗口内与氮化物贴
合形成第二侧墙；
依次将氧化物、氮化物及衬底进行刻蚀，保留第一侧墙和第二侧墙，形成
沟槽。
2.如权利要求1所述的方法，其特征在于，所述刻蚀为干法刻蚀。
3.如权利要求1所述的方法，其特征在于，所述制备一层氮化物、一层
氧化物的方法均为化学气相淀积。
4.如权利要求1所述的方法，其特征在于，所述氮化物为氮化硅。
5.如权利要求1所述的方法，其特征在于，所述氧化物为氧化硅。
6.如权利要求1所述的方法，其特征在于，所述氮化物的厚度为
...

【专利技术属性】
技术研发人员：李理，马万里，赵圣哲，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11