异质沟道槽型栅CMOS集成器件及其制备方法技术

本发明专利技术涉及一种异质沟道槽型栅CMOS集成器件及其制备方法，该制备方法包括:选取SOI衬底；形成SiGe层；连续生长N型应变Ge层和N型应变Si层；采用刻蚀工艺形成隔离沟槽，形成NMOS有源区和PMOS有源区；刻蚀NMOS有源区表面的N型应变Si层，并注入N型离子以形成增强型NMOS有源区；在指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽；在表面生长氧化层，刻蚀部分区域的氧化层形成PMOS栅介质层；向PMOS有源区表面注入P型离子形成PMOS源漏区；在PMOS的栅介质层表面生长栅极材料形成PMOS栅极；在所述NMOS栅极区生长栅极材料形成NMOS栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成异质沟道槽型栅CMOS集成器件。

【技术实现步骤摘要】

本专利技术属于半导体集成电路
，尤其涉及一种异质沟道槽型栅CMOS集成器件及其制备方法。
技术介绍
微电子技术是现代电子信息技术的直接基础，它的发展有力推动了通信技术，计算机技术和网络技术的迅速发展，成为衡量一个国家科技进步的重要标志。美国贝尔研究所的三位科学家因研制成功第一个结晶体三极管，获得1956年诺贝尔物理学奖。晶体管成为集成电路技术发展的基础，现代微电子技术就是建立在以集成电路为核心的各种半导体器件基础上的高新电子技术。集成电路的生产始于1959年，其特点是体积小、重量轻、可靠性高、工作速度快。对半导体产业发展产生巨大影响的“摩尔定律”之处:集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。为了解决上述问题，新材料、新技术和新工艺被应用，但效果并不十分理想。比如:隧穿一.极管虽然电流开关比很尚，但制作成本尚，开态电流小；石墨稀材料载流子具有极尚的迀移率，但禁带宽度问题一直没有很好的得以解决。FinFET器件可以有效减小系漏电流，但是工艺复杂且提升效果有限。而应变Si材料与应变Ge材料能够有效提升器件性能并且工艺相对易实现，从而可以使CMOS集成电路芯片性能得到明显改善。因此，如何制作一种高性能的CMOS集成器件就变得及其重要。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种异质沟道槽型栅CMOS集成器件及其制备方法。具体地，本专利技术实施例提出的一种异质沟道槽型栅CMOS集成器件的制备方法，包括: (a)选取SOI衬底; (b)在所述SOI衬底上形成SiGe层； (c)在所述SiGe层表面连续生长N型应变Ge层和N型应变Si层； (d)在所述N型应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区； (e)刻蚀所述NMOS有源区表面的所述N型应变Si层，并向所述NMOS有源区内注入N型离子以形成增强型NMOS有源区； (f)在所述增强型NMOS有源区指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽； (g)在所述增强型NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成PMOS栅介质层； (h)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区； (i)在所述PMOS的栅介质层表面生长栅极材料形成PMOS栅极； U)在所述增强型NMOS栅极区生长栅极材料以形成增强型NMOS栅极；以及(k)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述异质沟道槽型栅CMOS集成器件。此外，本专利技术另一实施例提出的一种异质沟道槽型栅CMOS集成器件，由上述实施例的异质沟道槽型栅CMOS集成器件的制备方法制得。由上可知，本专利技术实施例具有如下优点: 1.本专利技术PMOS利用的材料为压应变Ge材料，相对于传统Si材料空穴迀移率提高了数倍，从而提升了 CMOS器件的驱动电流与频率特性； 2.本专利技术NMOS利用的材料为张应变Si材料，相对于传统Si材料电子迀移率有了很大的提高，从而提升了 CMOS器件的驱动电流与频率特性； 3.本专利技术制备的CMOS器件使用了不同的沟道材料，充分发挥了应变Ge材料与应变Si材料的特性； 4.本专利技术使用增强型NMOS来实现CMOS中NMOS的功能，使用N型掺杂。从而避免了传统SiGe材料NMOS的P型掺杂杂质激活率低的问题； 5.本专利技术采用了倒梯型凹槽栅结构，保证了在NMOS器件开关比较大的前提下，同时增大了 NMOS与PMOS器件沟道面积，且沟道顶部杂质掺杂较高，从而增大了驱动电流，提升了CMOS电路的电学特性与频率特性； 6.由于本专利技术所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备异质沟道槽型栅CMOS集成器件与集成电路，可实现了国内集成电路加工能力的大幅提升。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。【附图说明】下面将结合附图，对本专利技术的【具体实施方式】进行详细的说明。图1为本专利技术实施例的一种异质沟道槽型栅CMOS集成器件的制备方法流程图；图2a-图2x为本专利技术实施例的一种异质沟道槽型栅CMOS集成器件的制备方法示意图； 图3为本专利技术实施例的一种异质沟道槽型栅CMOS集成器件的器件结构示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的【具体实施方式】做详细的说明。实施例一 请参加图1，图1为本专利技术实施例的一种异质沟道槽型栅CMOS集成器件的制备方法流程图，该制备方法包括如下步骤: (a)选取SOI衬底; (b)在所述SOI衬底上形成SiGe层； (c)在所述SiGe层表面连续生长N型应变Ge层和N型应变Si层； (d)在所述N型应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区； (e)刻蚀所述NMOS有源区表面的所述N型应变Si层，并向所述NMOS有源区内注入N型离子以形成增强型NMOS有源区； (f)在所述增强型NMOS有源区指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽； (g)在所述增强型NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成PMOS栅介质层； (h)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区； (i)在所述PMOS的栅介质层表面生长栅极材料形成PMOS栅极； U)在所述增强型NMOS栅极区生长栅极材料以形成增强型NMOS栅极；以及(k)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述异质沟道槽型栅CMOS集成器件。具体地，步骤(b)包括: (bl)在所述SOI衬底上形成SiGe外延层； (b2)在所述SiGe外延层上形成本征Si层； (b3)对所述SOI衬底、所述SiGe外延层和所述本征Si层采用干氧氧化工艺进行氧化，并退火处理，形成所述SiGe层。具体地，步骤(d)包括: (dl)利用光刻工艺在所述N型应变Si层表面形成隔离区图形； (d2)利用刻蚀工艺，在所述隔离区图形所在位置刻蚀形成隔离槽； (d3)利用化学气相沉积工艺，采用氧化物填充所述隔离槽，形成所述隔离沟槽。具体地，步骤(e)包括: (el)在所述NMOS有源区和所述PMOS有源区表面形成第一阻挡层； (e2)利用刻蚀工艺刻本文档来自技高网...

【技术保护点】
一种异质沟道槽型栅CMOS集成器件的制备方法，其特征在于，包括步骤：(a)选取SOI衬底；(b)在所述SOI衬底上形成SiGe层；(c)在所述SiGe层表面连续生长N型应变Ge层和N型应变Si层；(d)在所述N型应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区；(e)刻蚀所述NMOS有源区表面的所述N型应变Si层，并向所述NMOS有源区内注入N型离子以形成增强型NMOS有源区；(f)在所述增强型NMOS有源区指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽；(g)在所述增强型NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成PMOS栅介质层；(h)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区；(i)在所述PMOS的栅介质层表面生长栅极材料形成PMOS栅极；(j)在所述增强型NMOS栅极区生长栅极材料以形成增强型NMOS栅极；以及(k)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述异质沟道槽型栅CMOS集成器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘翔宇，胡辉勇，张鹤鸣，宋建军，舒斌，宣荣喜，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61