一种接收HDI-SDI和Cameralink接口的视频显示模块制造技术

本发明专利技术涉及一种涉及HDI-SDI和Cameralink接口的视频显示模块，包括电源模块、Cameralink解码模块、高清HDI-SDI视频AD模块、PAL制视频DA模块、高清HDI-SDI视频DA模块、FPGA、串口通讯模块，电源模块向FPGA供电；串口通讯模块用于外部系统与FPGA相互通讯；Cameralink解码模块包括DS90CR288A芯片、DS90LV031A芯片和DS90LV019芯片，高清HDI-SDI视频AD模块包括LMH0044SQ芯片和LMH0041SQ芯片，PAL制视频DA模块包括ADV7179芯片和AD8051芯片，本发明专利技术视频显示模块重量小、体积轻，重量约100克，尺寸为120X112X20mm。

【技术实现步骤摘要】

本专利技术涉及一种涉及HD1-SDI和Cameralink接口的视频显示模块。
技术介绍
视频显示模块主要针对:(I)本模块对于来自工业高速、低速的Cameralink接口相机的视频数据进行解码、抽帧和将高速数字图像转换为HD1-SDI高清视频和PAL制视频显示。(2)可以接收HD1-SDI高清视频，并将HD1-SDI的视频图像转换为PAL制视频图像，并在PAL制视频图像进行字符叠加，输出为PAL制视频。(3)本模块支持RS485和RS232串口通讯功能。
技术实现思路
本专利技术提供一种接收HD1-SDI和Cameralink接口的视频显示模块。本专利技术的技术解决方案:一种接收HD1-SDI和Cameralink接口的视频显示模块，其特殊之处在于:包括电源模块、Cameralink解码模块、高清HD1-SDI视频AD模块、PAL制视频DA模块、高清HD1-SDI视频DA模块、FPGA、串口通讯模块，所述电源模块向FPGA供电；所述串口通讯模块用于外部系统与FPGA相互通讯；所述Cameralink 解码模块包括 DS90CR288A 芯片、DS90LV031A 芯片和 DS90LV019芯片，所述DS90CR288A芯片将来自cameralink相机的视频数据的LVDS差分信号和LVDS差分时钟信号转换为80位视频数据信号和XPCLK时钟信号，后输出给FPGA芯片；所述DS90LV031A芯片将FPGA产生的视频同步信号DIN转换产生LVDS差分信号DOUT去配置cameralink相机的外触发同步信号；所述DS90LV019A芯片用于FPGA和cameralink相机的通讯，所述DS90LV019A芯片接收来自FPGA产生的串口通讯信号DINl进行转换输出LVDS差分信号DOl给cameralink相机，同时DS90LV019A芯片接收来自cameralink相机LVDS差分信号RIl进行转换后输出电平为LVTTL的串口通讯信号ROl供FPGA处理；所述高清HD1-SDI视频AD模块包括LMH0044SQ芯片和LMH0041SQ芯片，所述LMH0044SQ芯片接收高清数字视频信号HDI_IN转换为LVDS差分信号，并将该差分信号发送给LMH0041SQ芯片，所述LMH0041SQ芯片将接收到的LVDS差分信号转换为5位差分数据信号RX和LVDS差分时钟信号RXCLK供FPGA处理；所述PAL制视频DA模块包括ADV7179芯片和AD8051芯片，所述芯片ADV7179接收来自FPGA的视频数据ENC_P、时钟信号ENC_CLK、行同步信号ENC_HS和场同步信号ENC_VS且将接收到的全部信号转换为模拟视频信号CVBS，模拟视频信号CVBS经过AD8051芯片放大输出至接口 Jl ;所述高清HD1-SDI视频DA模块包括LMH0040SQ芯片，所述LMH0040SQ芯片接收来自FPGA的LVDS差分信号TX和LVDS时钟差分信号TXCLK，并转换为高清信号HDI_0UT 输出接口 J2。上述电源模块包括电源芯片PTH05060WAH和电源芯片PTH04000WAH。上述FPGA包括Cameralink转DA模块、字符叠加模块、高清视频AD解码模块、RS232和RS485收发模块和HD1-SDI转PAL制视频模块；所述Cameralink转DA模块接收80位LVTTL视频数据信号、XPCLK时钟信号，将这些信号转换为PAL制式视频数据信号和HD1-SDI制式视频数据信号，并输出给字符叠加模块；所述高清视频AD解码模块接收5位差分数据信号RX和LVDS差分时钟信号RXCLK转化成高清HD1-SDI视频数据流，并输出给字符叠加模块和HD1-SDI转PAL制视频模块；HD1-SDI转PAL制视频模块接收高清HD1-SDI视频数据流转化成PAL制视频数据流，并输出给字符叠加模块；所述字符叠加模块:给PAL制式视频数据叠加字符，输出带字符叠加的PAL制式视频数据给PAL制视频DA模块；给HD1-SDI制式视频数据叠加字符，输出带字符叠加的HD1-SDI制式视频数据给高清HD1-SDI视频DA模块；给高清HD1-SDI视频数据流进行字符叠加，输出带字符叠加的高清HD1-SDI视频数据流给高清HD1-SDI视频DA模块；所述RS232和RS485收发模块接收来自于串口 RS485和RS232模块的RS485和RS232发送信号，供FPGA进行图像处理使用；FPGA图像处理完成的数据，经过RS232和RS485收发模块发送给串口 RS485和RS232模块，用于和外部系统相互通讯。上述串口通讯模块为串口通讯RS485和RS232，所述RS485串口为LTC2850芯片，所述RS232串口为MAX232芯片。本专利技术所具有的优点:1、本专利技术视频显示模块重量小、体积轻，重量约100克，尺寸为120(D)X112(W)X20 ODmm02、本专利技术的视频显示模块可以专门用于工业相机视频数据的采集显示(包括PAL制、HD1-SDI视频显示)和字符叠加功能。3、本专利技术的视频显示模块可以用于工业、军工及国防工业现场视频监视及关键指标实时显示功能。4、本专利技术的视频显示模块可用于视频转换功能，包括HD1-SDI视频转换为PAL制视频显示；Cameralink接口视频转换为PAL制视频和HD1-SDI高清视频显示。【附图说明】图1为视频显示模块原理框图；图2为电源部分原理框图；图3为Cameralink解码电路原理框图；图4为高清HD1-SDI视频AD模块原理框图；图5为PAL制视频DA模块原理框图；图6为高清HD1-SDI视频DA模块的原理框图；图7为FPGA部分原理框图；图8为RS232和RS485串口通讯原理框图；图9为视频模块的结构布局图。【具体实施方式】 如图1所示一种接收HD1-SDI和Cameralink接口的视频显示模块，包括电源模块UCameralink解码模块2、高清HD1-SDI视频AD模块3、PAL制视频DA模块4、高清HD1-SDI视频DA模块5、FPGA6以及串口通讯模块7，如图2所示，电源模块向FPGA供电；电源模块包括电源芯片PTH05060WAH和电源芯片 PTH04000WAH。串口通讯模块用于外部系统与FPGA相互通讯；如图3所示，Cameral ink解码模块包括DS90CR288A芯片、DS90LV03IA芯片和DS90LV019芯片，所述DS90CR288A芯片将来自cameralink相机的视频数据的LVDS差分信号和LVDS差分时钟信号转换为80位视频数据信号和XPCLK时钟信号，后输出给FPGA芯片；所述DS90LV031A芯片将FPGA产生的视频同步信号DIN转换产生LVDS差分信号DOUT去配置cameral ink相机的外触发同步信号；所述DS90LV019A芯片用于FPGA和cameral ink相机的通讯，所述DS90LV019A芯片接收来自FPGA产生的串口通讯信号DINl进行转换输出LVDS差分信号DOl给cameralink相机，同时DS90LV019A芯片接收来自cameralink相机LVDS差分信号RIl进行转换后输出电平为LVTTL的串口通讯信号RO本文档来自技高网...

【技术保护点】
一种接收HDI‑SDI和Cameralink接口的视频显示模块，其特征在于：包括电源模块、Cameralink解码模块、高清HDI‑SDI视频AD模块、PAL制视频DA模块、高清HDI‑SDI视频DA模块、FPGA、串口通讯模块，所述电源模块向FPGA供电；所述串口通讯模块用于外部系统与FPGA相互通讯；所述Cameralink解码模块包括DS90CR288A芯片、DS90LV031A芯片和DS90LV019芯片，所述DS90CR288A芯片将来自cameralink相机的视频数据的LVDS差分信号和LVDS差分时钟信号转换为80位视频数据信号和XPCLK时钟信号，后输出给FPGA芯片；所述DS90LV031A芯片将FPGA产生的视频同步信号DIN转换产生LVDS差分信号DOUT去配置cameralink相机的外触发同步信号；所述DS90LV019A芯片用于FPGA和cameralink相机的通讯，所述DS90LV019A芯片接收来自FPGA产生的串口通讯信号DIN1进行转换输出LVDS差分信号DO1给cameralink相机，同时DS90LV019A芯片接收来自cameralink相机LVDS差分信号RI 1进行转换后输出电平为LVTTL的串口通讯信号RO1供FPGA处理；所述高清HDI‑SDI视频AD模块包括LMH0044SQ芯片和LMH0041SQ芯片，所述LMH0044SQ芯片接收高清数字视频信号HDI_IN转换为LVDS差分信号，并将该差分信号发送给LMH0041SQ芯片，所述LMH0041SQ芯片将接收到的LVDS差分信号转换为5位差分数据信号RX和LVDS差分时钟信号RXCLK供FPGA处理；所述PAL制视频DA模块包括ADV7179芯片和AD8051芯片，所述芯片ADV7179接收来自FPGA的视频数据ENC_P、时钟信号ENC_CLK、行同步信号ENC_HS和场同步信号ENC_VS且将接收到的全部信号转换为模拟视频信号CVBS，模拟视频信号CVBS经过AD8051芯片放大输出至接口J1；所述高清HDI‑SDI视频DA模块包括LMH0040SQ芯片，所述LMH0040SQ芯片接收来自FPGA的LVDS差分信号TX和LVDS时钟差分信号TXCLK，并转换为高清信号HDI_OUT输出接口J2。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张永康，田雁，许朝晖，田广元，丁璐，冯谋朝，
申请(专利权)人：中国科学院西安光学精密机械研究所，
类型：发明
国别省市：陕西;61