一种半导体基板被公开，该半导体基板包括载体、第一导电层与第二导电层。载体具有第一表面、第二表面以及用以容置半导体元件的凹部。第一导电层埋设在第一表面中，并形成多个电隔离的封装走线。第二导电层埋设在第二表面中，并与第一导电层电连接。半导体基板可以应用于半导体封装，用于容纳半导体芯片，且半导体基板与用于固定该芯片的填充结构结合。此外，多个半导体基板可以被堆叠且通过粘结层连接，以便形成具有复杂结构的半导体装置。
【技术实现步骤摘要】
【专利说明】本申请是申请日为2009年11月17日且专利技术名称为“半导体基板、封装与装置”的中国专利申请200980145387.7的分案申请。本申请要求于2008年11月17日提交的美国申请第61/115，490号的权益，其主题通过引用结合于此。
本专利技术大体上涉及一种。
技术介绍
现今，随着消费者所期望的电子产品的微型化趋势，应用于各种电子产品中的半导体装置的尺寸也被限制以便满足所需的规格。然而，半导体装置的微型化涉及半导体装置的内部结构，当减小半导体装置的尺寸时这应该被考虑。举例来说，当诸如集成电路芯片的半导体装置需进行复杂的逻辑功能时，该半导体装置的内部导电走线的布局应该精确地被控制。然而，在这种情况下，难以减小半导体装置的尺寸，而限制了半导体装置的微型化。半导体装置的电子封装结构包括单芯片封装和多芯片封装。对于封装上封装，多个半导体基板叠加，如此将使装置的总厚度增加不少。因此，难以达到微型化的目的。如何缓解上述微型化的情况在半导体装置的开发中是非常重要的。
技术实现思路
因此，本专利技术的目标是提供一种半导体基板、半导体封装、半导体装置及其制造方法。半导体基板具有用于容置半导体元件，诸如半导体芯片的凹部，从而降低整体厚度，有助于半导体装置的微型化。本专利技术通过提供这样的半导体基板而实现上述目标，该半导体基板包括载体、第一导电层与第二导电层。载体具有第一表面和与第一表面相反的第二表面，其中载体还具有凹部，用以容置半导体元件。第一导电层埋设在第一表面中，并形成多个电隔离的封装走线。第二导电层埋设在第二表面中，并与第一导电层电连接。本专利技术通过提供这样的半导体封装而实现上述目标，该半导体封装包括载体、第一导电层、第二导电层、半导体芯片与填充结构。载体具有第一表面和与第一表面相反的第二表面，其中载体还具有凹部。第一导电层埋设在第一表面中，并形成多个电隔离的封装走线。第二导电层埋设在第二表面中，并与第一导电层电连接。半导体芯片设置在凹部中。填充结构设置在凹部中，用于填充半导体芯片与载体之间的空隙。本专利技术通过提供这样的半导体装置而实现上述目标，该半导体装置包括多个半导体基板和多个粘结层。多个半导体基板逐层设置。每个半导体基板包括载体、第一导电层与第二导电层。载体具有第一表面和与第一表面相反的第二表面，其中载体还具有凹部。第一导电层埋设在第一表面中，并形成多个电隔离的封装走线。第二导电层埋设在第二表面中，并与第一导电层电连接。粘结层设置在半导体基板之间，以结合半导体基板。本专利技术通过提供这样的半导体基板的制造方法而实现上述目标。该半导体基板的制造方法包括:提供基层；形成第一导电层在基层上，以便形成多个电隔离的封装走线；形成第二导电层在第一导电层上；形成模制材料层，以覆盖第一导电层和第二导电层；在模制材料层中形成凹部，并暴露第二导电层，以形成载体；以及去除基层。本专利技术通过提供这样的半导体封装的制造方法而实现上述目标。该半导体封装的制造方法包括步骤:提供基层；形成第一导电层在基层上，以便形成多个电隔离的封装走线；形成第二导电层在第一导电层上；形成模制材料层，以覆盖第一导电层和第二导电层；在模制材料层中形成凹部，并暴露第二导电层，以形成载体；去除基层；设置半导体芯片在凹部中；以及在凹部中形成填充结构，以填充半导体芯片与载体之间的空隙。本专利技术通过提供这样的半导体装置的制造方法而实现上述目标。该制造方法包括步骤:提供多个半导体基板，其中每个半导体基板包括载体、第一导电层和第二导电层，载体具有凹部，第一导电层埋设在载体的第一表面中，第二导电层埋设在载体的与第一表面相反的第二表面中；在半导体基板之间提供多个粘结层；以及通过接合粘结层而结合半导体基板。通过以下对优选但是是非限制性实施例的详细描述，本专利技术的其他目标、特征和优点将变得显而易见。参考附图进行以下说明。【附图说明】图1至14示出半导体基板的制造方法的工艺；图15至21示出半导体基板的另一制造方法的工艺；图22至26示出半导体基板的不同结构；图27示出逐层设置的二个半导体基板；图28至29示出将半导体芯片设置在半导体基板上的工艺；以及图30至32示出半导体装置的制造方法的工艺。【具体实施方式】根据本专利技术优选实施例的半导体基板、半导体封装与半导体装置及其制造方法被公开。图1至图14示出半导体基板的制造方法的工艺。如图1所示，提供基层100。基层100优选是材料为钢的导电结构。接着，如图2所示，在基层100上形成光致抗蚀剂层102。光致抗蚀剂层102的材料可为正型抗蚀剂或负型抗蚀剂。然后，如图3所示，通过例如光刻工艺图案化光致抗蚀剂层102。具有图案设计的光掩模104设置在光致抗蚀剂层102上方，使得光致抗蚀剂层102被辐射选择性曝光，光掩模104的图案被转移到光致抗蚀剂层102。光致抗蚀剂层102例如是正型光致抗蚀剂层，从而其的曝光部分102a会在后续显影工艺中采用的显影剂液体中溶解并被清洗掉。最后，保留图案化光致抗蚀剂层102b在基层100上，如图4所示。接着，如图5所示，形成第一导电层106于基层100上，以便形成多个电隔离的封装走线(trace)。由于基层100上设置有图案化光致抗蚀剂层102b，第一导电层106的材料形成在图案化光致抗蚀剂层102b的开口中。第一导电层106可以通过电镀形成，且优选层数多于一层，其材料为Cu、N1、Au或Sn。第一导电层106的多层结构及其所需的厚度可通过重复以上的相关步骤而实现。之后，图案化光致抗蚀剂层102b被去除，保留第一导电层106于基层100上，如图6所示。第一导电层106的封装走线可根据所需的走线图案布置，从而形成走线布局，这涉及装置的操作功能。然后，如图7所示，形成另一光致抗蚀剂层108于基层100上并覆盖第一导电层106。光致抗蚀剂层108的材料也可为正型抗蚀剂或负型抗蚀剂。接着，如图8所示，通过例如光刻工艺图案化光致抗蚀剂层108。光掩模110设置在光致抗蚀剂层108上方，使得光致抗蚀剂层108被辐射选择性曝光，光掩模110的图案被转移到光致抗蚀剂层108。光致抗蚀剂层108例如为正型光致抗蚀剂层，使得其的曝光部分108a会在后续显影工艺中采用的显影剂液体中溶解并被清洗掉。最后，保留图案化光致抗蚀剂层108b在基层100上，如图9所示。图案化光致抗蚀剂层108b的开口对应第一导电层106而定位。然后，如图10所示，形成第二导电层112于第一导电层106上。由于基层100上设置有图案化光致抗蚀剂层108b，第二导电层112的材料形成在图案化光致抗蚀剂层108b的开口中。第二导电层112可以通过电镀形成，且层数多于一层，其材料为Cu、N1、Au或Sn。第二导电层112的多层结构及其所需的厚度可通过重复以上的相关步骤而实现。之后，图案化光致抗蚀剂层108b被去除，保留第二导电层112于第一导电层106上，如图11所示。第二导电层112由多个导电柱组成。导电柱的位置与数量优选与第一导电层106的封装走线一致。上述与第一导电层106和第二导电层112的形成相关的步骤可重复好几次，从而形成用于进行所需功能的更多个导电层。接着，形成模制材料层116以覆盖第一导电层106与第二导电层112，其中，模制材料层的材料优选为绝本文档来自技高网...
【技术保护点】
一种半导体基板、封装或装置的制造方法，包括：提供基层；形成多个走线在所述基层上；形成多个导电柱在所述走线上；形成模制材料层在所述基层上，以覆盖该些走线和该些导电柱；在所述模制材料层中形成凹部；以及去除所述基层。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林少雄，林建福，
申请(专利权)人：先进封装技术私人有限公司，
类型：发明
国别省市：新加坡;SG
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。