本发明专利技术公开一种多通道NAND FLASH控制器,涉及闪存控制技术领域，包括总线接口模块、缓存模块、缓存选择模块、FLASH接口模块、ECC检错纠错模块及PHY模块，在CPU的控制下实现单通道对多片NAND FLASH芯片的操作，多个控制器IP核挂于Avalon总线上可实现多通道架构，通过NIOS处理器进行管理。本发明专利技术合理的进行了软硬件划分，并支持toggle DDR标准，对不同页大小的FLASH器件只需修改硬件相应参数即可，可广泛应用于固态硬盘等大容量高速FLASH存储系统，具有广阔的应用前景。
【技术实现步骤摘要】
【专利说明】
本专利技术涉及闪存控制
，具体的说是一种多通道NAND FLASH控制器。
技术介绍
Nand-flash内存是flash内存的一种，其内部采用非线性宏单元模式，为固态大 容量内存的实现提供了廉价有效的解决方案。Nand-flash存储器具有容量较大，改写速度 快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中 包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。 NAND FLASH控制器一般包含微处理器(如51内核)，USB接口（处理来自主机的请 求)，RAM，通过FLASH module操作Nand flash。当要访问Nand Flash中的数据时，必须 通过Nand Flash控制器发送命令才能完成。 随着NAND Flash的发展，从2001年三星电子推出的0. 15微米的512Mb Nand Flash到2011年底的19纳米的64GB Nand Flash芯片。在10年间，Nand Flash的单芯片 容量增加了 1000倍。从最初的SLC每个单元Ibit信息，到TLC每个单元8bit信息。Nand Flash的发展极其迅速。但是伴随着工艺制程进入IX纳米，Nand Flash的可靠性和性能 都有着不同程度的退化，这个趋势与SSD的发展要求是相矛盾的。SLC与MLC NAND FLASH 的寿命对比，SLC :10 万次，MLC :1 万次，TLC :5 千次 SLC :4000I0PS，MLC :2-3KI0PS，TLC : 1KI0PS，可以看到，无论是读写性能还是使用寿命，MLC与SLC相比都有明显的下降。解决 这一矛盾的关键在于SSD控制单元的设计。 SSD控制单元要求达到高传输速率、高可靠性及较长的寿命，可靠性由位于NAND FLASH控制器中的ECC检错纠错模块的来保证；寿命及整个的文件系统管理效率则由FTL (flash translation layer)中的磨损均衡、垃圾回收、坏块管理等来保证；其中高传输速 率主要受前后两个接口的传输速率影响，即前端的与主机的接口和后端的与NAND FLASH芯 片的接口。 FPGA (Field - Programmable Gate Array)，即现场可编程门阵列，它是在 PAL、 GAUCPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域 中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电 路数有限的缺点。
技术实现思路
本专利技术针对目前需求以及现有技术发展的不足之处，提供一种支持toggle DDR标 准的多通道NAND FLASH控制器。 本专利技术所述一种多通道NAND FLASH控制器，解决上述技术问题采用的技术方案如 下：所述多通道NAND FLASH控制器，在可配置的SOPC系统平台上实现，主要包括总线接口 模块、数据缓存模块、缓存选择模块、FLASH接口模块、ECC模块及PHY模块；该NAND FLASH 控制器，采用双从端口：slave O和slavel ;所述总线接口模块通过slave O与Avalon总 线连接，同时通过缓存选择模块分别与FLASH接口模块和ECC模块连接；所述数据缓存模块 通过slavel与Avalon总线连接，同时通过缓存选择模块分别与FLASH接口模块和ECC模 块连接；所述FLASH接口模块是其核心模块，通过PHY模块连接NAND FLASH芯片；所述PHY 模块向内与FLASH接口模块连接，向外与NAND FLASH芯片连接。 优选的，所述NAND FLASH控制器，作为Avalon总线上的一个自定义IP核，能够 多个NAND FLASH控制器IP核挂于Avalon总线上，实现多通道架构。 优选的，所述总线接口模块通过slave 0接收Avalon总线的访问信号，根据总线 地址信号最高位内容，若0则访问总线接口模块内寄存器，若1则访问FLASH接口模块或 ECC模块。 优选的，所述数据缓存模块，由两块同NAND FLASH芯片页大小相同的双口 RAM组 成，包括 BufferO 或 Bufferl。 优选的，所述FLASH接口模块和ECC模块中均设有buffer_sel寄存器，所述buffer_ se 1寄存器用于选择访问BufferO还是Buffer 1。 优选的，所述Buf f erO或Buf f er 1均具有两套不同位宽的数据和地址线；所述数据 缓存模块同Avalon总线slave 1的数据位宽是32bit，同ECC和FLASH接口模块的数据位 宽是16bit。 优选的，所述FLASH接口模块包括寄存器组和状态机，用于产生访问NAND FLASH 芯片的符合时序要求的信号。 优选的，所述NAND FLASH控制器，基于NIOS II嵌入式系统，作为SSD控制单元的 一部分，通过Avalon总线与外部硬件连接。 优选的，所述NAND FLASH控制器，通过Avalon总线与NIOS II处理器、SDRAM控 制器、DMA控制器、NAND FLASH芯片阵列连接。 本专利技术所述一种多通道NAND FLASH控制器，与现有技术相比具有的有益效果是： 本专利技术采用FPGA实现控制逻辑，处理器CPU实现软件控制，并支持toggle DDR标准，可支 持多种页大小的NAND FLASH芯片，具有良好的兼容性； 通过对NAND FLASH控制器的结构改进、多通道管理、toggle DDR模式的支持，来提高 NAND FLASH控制器各方面性能。可广泛应用于固态硬盘等大容量高速FLASH存储系统，具 有广阔的应用前景。【附图说明】 附图1为所述单通道NAND FLASH控制器的架构框图； 附图2为所述NAND FLASH控制器硬件内部结构示意图； 附图3为两个IP核构成的硬件多通道架构示意图； 附图4为读任务队列多节点的流水线执行示意图。【具体实施方式】 为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本专利技术所述一种多通道NAND FLASH控制器进一步详细说明。 针对NAND FLASH控制器的标准多样化，页大小多样化，很难兼这一问题，本专利技术提 出了一种多通道NAND FLASH控制器，在可配置的SOPC系统平台上实现，采用FPGA实现控 制逻辑，通过处理器实现软件控制多通道架构设计，可支持多种页大小的NAND FLASH芯片， 兼容多种NAND FLASH芯片，有较强的实用价值。 实施例1 : 本实施例所述一种多通道NAND FLASH控制器，其系统架构如附图1所示，设置在可配 置的SOPC系统平台上，其系统架构包括总线接口模块(Avalon Interface)、数据缓存模块 (Buffer)、缓存选择模块（Buffer Mux)、FLASH 接口模块（Nand Flash Interface)、ECC (检 错纠错)模块及PHY模块；该NAND FLASH控制器，采用双从端口：slave 0和slavel ;所述总 线接口模块通过slave 0与Avalon总线连接，接收Avalon总线的访问信号，同时通过缓存 选择模块分别与FLA本文档来自技高网...
【技术保护点】
一种多通道NAND FLASH控制器，其特征在于, 在可配置的SOPC系统平台上实现，主要包括总线接口模块、数据缓存模块、缓存选择模块、FLASH接口模块、ECC模块及PHY模块；该NAND FLASH控制器，采用双从端口：slave 0和slave1；所述总线接口模块通过slave 0与Avalon总线连接，同时通过缓存选择模块分别与FLASH接口模块和ECC模块连接；所述数据缓存模块通过slave1与Avalon总线连接，同时通过缓存选择模块分别与FLASH接口模块和ECC模块连接；所述FLASH接口模块是其核心模块，通过PHY模块连接NAND FLASH芯片；所述PHY模块向内与FLASH接口模块连接，向外与NAND FLASH芯片连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：滕达，郑亮，毕研山，
申请(专利权)人：浪潮集团有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。