本发明专利技术公开一种获取输入电磁干扰在片上电源上的二维分布的方法和片上电源，其中，所述方法包括：S10：获取所述片上电源中传感器阵列产生的阵列噪声；S20：向所述片上电源输入干扰信号，检测所述阵列噪声的频谱偏移量，根据所述频谱偏移量获取所述传感器阵列中至少一个传感器对应的单位频率偏移量；S30：根据所述单位频率偏移量计算该传感器所在位置的干扰强度，根据多个传感器对应的干扰幅度，获取所述片上电源的二维分布。本发明专利技术实施方式通过片上电源上的传感器阵列产生的阵列噪声，在干扰信号下使得阵列噪声产生的频谱偏移量来得到各传感器所在位置的干扰幅度，从而获得该片上电源在电磁干扰下的二维分布。
【技术实现步骤摘要】
本专利技术涉及属于电磁干扰测量领域，尤其是一种获取输入电磁干扰在片上电源上 的二维分布的方法和片上电源。
技术介绍
集成电路或芯片（IC)的电磁免疫是在存在外源电磁干扰（EMI)时还能正常工 作并保持一定性能的能力。环境中的电磁干扰涵盖了很宽的频谱范围，特别是频率超过 IOOMHz的射频，其测量的频率免疫曲线包含了很多峰谷，因此得到射频电磁干扰在片上的 二维分布将会为研究射频电磁干扰与芯片之间相互作用的机理提供重要的信息。现代芯片 的规模相对较大，可以分为多个电源域，当有射频电磁干扰注入芯片的电源引脚时，会在片 上电源分配网络（OCPDN)中传播。了解干扰在电源网络中的分布有助于诊断芯片故障源， 从而更好的理解芯片对于电磁干扰的免疫行为，因此需要设计出一套合适有效的方法来测 量电磁干扰在OCPDN上的二维分布。设计这样的测量电路需要考虑几点关键问题： 1、外来电磁干扰的发生和持续时间是不可预知的，而且一般不为周期性； 2、电磁干扰可能引起测量电路失效； 3、测量二维分布时需要插入多个传感器电路，这些电路不能改变原有的芯片电源 分配网络结构。现有的片上信号测量方法均有所不足，例如要求干扰信号与采样电路同步、 需要独立的供电系统、需要额外的测量引脚或者是需要复杂的模拟电路实现。
技术实现思路
针对现有技术的不足，本专利技术的目的在于提供一种获取输入电磁干扰在片上电源 上的二维分布的方法，以及获取输入电磁干扰二维分布的片上电源，能够在不引入额外芯 片引脚和不改变原有片上电源分配网络的前提下，实时检测电磁干扰在电源网络上多个位 置的分布。 为此，本专利技术实施方式提供了一种获取输入电磁干扰在片上电源上的二维分布的 方法，其特征在于，包括： SlO :获取所述片上电源中传感器阵列产生的阵列噪声，其中，所述阵列噪声为所 述传感器阵列中若干个传感器产生的单位噪声叠加形成； S20:向所述片上电源输入干扰信号，检测所述阵列噪声的频谱偏移量，根据所述 频谱偏移量获取所述传感器阵列中至少一个传感器对应的单位频率偏移量； S30 :根据所述单位频率偏移量计算该传感器所在位置的干扰强度，根据多个传感 器对应的干扰幅度，获取所述片上电源的二维分布。 优选地，步骤S30包括： 将所述传感器对应的所述单位频率偏移量与该传感器对应的所述单位噪声相除， 通过逆向标定方程进行转换得到所述传感器所在位置的干扰强度； 根据多个传感器所在位置的干扰强度，得到所述片上电源的二维分布。 优选地，，步骤S20包括： 从所述片上电源的电源引脚输入所述干扰信号。 此外，本专利技术实施方式还提供了一种获取输入电磁干扰二维分布的片上电源，包 括主体电源，所述主体电源设有传感器阵列，所述传感器阵列包括分布于所述主体电源内 的若干传感器。 优选地，所述传感器阵列的传感器均匀分布于所述片上电源。 优选地，所述传感器包括环形振荡器和与所述环形振荡器连接的噪声源，所述环 形振荡器包括若干串联的反相电路。 优选地，所述噪声源包括半导体电容和/或所述片上电源的寄生电容。 与现有技术相比，本专利技术实施方式提供的获取输入电磁干扰在片上电源上的二维 分布的方法和片上电源通过片上电源上的传感器阵列产生的阵列噪声，在干扰信号下使得 阵列噪声产生的频谱偏移量来得到各传感器所在位置的干扰幅度，从而获得该片上电源在 电磁干扰下的二维分布。因此，本专利技术实施方式提供的方法和片上电源能够在不引入额外 芯片引脚和不改变原有片上电源分配网络的前提下，实时检测电磁干扰在电源网络上多个 位置的分布，而且，在读取某一位置上的电磁干扰信息时不依赖于芯片内其他位置的电路 的工作情况。【附图说明】 图1是本专利技术实施例提供的一种获取输入电磁干扰二维分布的片上电源在FPGA 上实施的结构示意图； 图2是本专利技术实施例提供的一种获取输入电磁干扰二维分布的片上电源的传感 器结构示意图； 图3a和3b分别是本专利技术实施例提供的一种获取输入电磁干扰二维分布的片上电 源的噪声源的结构示意图； 图4是本专利技术实施例提供的一种获取输入电磁干扰二维分布的片上电源的噪声 源的噪声电流的频谱示意图； 图5是本专利技术实施例提供的一种获取输入电磁干扰二维分布的片上电源的阵列 噪声的电流频谱示意图； 图6本专利技术实施例提供的一种获取输入电磁干扰二维分布的片上电源在专用芯 片上实施的结构示意图 图7是本专利技术实施例提供的一种获取输入电磁干扰二维分布的片上电源在SMIC 库单元组成传感器单元示意图 图8是本专利技术实施例提供的获取输入电磁干扰在片上电源上的二维分布的方法 的流程图； 图9是本专利技术实施例涉及的方法的测量系统的结构示意图； 图10是本专利技术实施例中在施加940MHz下前后的反馈信号的频谱对比示意图； 图11是本专利技术实施例中在噪声干扰前后片上传感器阵列噪声频率分布图 图12是在本专利技术实施例中噪声干扰后片上传感器阵列噪声频率偏移分布图 图13是本专利技术实施例中，传感器噪声频率与HMI幅值关系示意图【具体实施方式】 下面结合附图，对本专利技术的若干实施方式做进一步说明。 在本专利技术的实施方式中，在片上电源设置若干EMI传感器阵列，将该传感器阵列 均匀放置于芯片（即片上电源，后续涉及的芯片均指代该片上电源）当中。传感器会在片 上电源的网络产生一定频率的噪声（时钟），不同位置上的传感器的工作频率不同，芯片供 电引脚上注入的电磁干扰会使传感器的工作频率发生偏移，所有噪声（时钟）产生的频谱 可以通过直接测量芯片的电源引脚来得到，通过对比加入电磁干扰前后的传感器阵列频谱 中频率的偏移量就可以得到外来电磁干扰在片上电源分配网络中的二维分布。该方法的特 点是不需要引入额外的引脚，无需独立的供电系统，测量时采用非介入的方式无需打开芯 片封装；优势在于测试电路（传感器阵列）植入方便，给受测芯片带来的影响小，测量结果 更准确。 参见图1，图1是本专利技术实施例提供的一种获取输入电磁干扰二维分布的片上电 源在FPGA上实施的结构示意图。在图1示出的实施方式中，该结构的获取输入电磁干扰二 维分布的片上电源，包括主体电源10,主体电源10设有传感器阵列，传感器阵列包括分布 于主体电源10内的若干传感器11。在图1不出的实施方式中，传感器阵列的传感器11均 匀分布于片上电源。但在另外一些实施方式中，传感器阵列中的传感器11也可以按照预设 的规则在片上电源上进行分布。 在一些实施方式中，可以在FPGA芯片（Altera公司的EP2C35F672C6N)中设计实 现单个传感器11，利用FPGA的逻辑单元表示的NOT门搭建出环形振荡器作为传感器11。多 个传感器11组成传感器阵列。于是每个传感器11产生的单元噪声均叠加在电源网络上， 该频谱可以直接从芯片的电源引脚测量得到。在图1示出的实施方式中，在FPGA中设计实 现含有8个传感器11的阵列并相对均与的分布在芯片内的8个位置，图中的传感器11可 以是通过编程软件进行逻辑锁定后的传感器11分布。 参见图2,图2是本专利技术实施例提供的一种获取输入电磁干扰二维分布的片上电 源的传感器11结构示意图。传感器11包括环形振荡器和与环形振荡器连接的噪声源，环 形振荡器包括若干串联的反相电路。这些传感器11由于含有的反相器数量不同而具有不 同的噪声频本文档来自技高网...
【技术保护点】
一种获取输入电磁干扰在片上电源上的二维分布的方法，其特征在于其包括：S10：获取所述片上电源中传感器阵列产生的阵列噪声，其中，所述阵列噪声为所述传感器阵列中若干个传感器产生的单位噪声叠加形成；S20：向所述片上电源输入干扰信号，检测所述阵列噪声的频谱偏移量，根据所述频谱偏移量获取所述传感器阵列中至少一个传感器对应的单位频率偏移量；S30：根据所述单位频率偏移量计算该传感器所在位置的干扰强度，根据多个传感器对应的干扰幅度，获取所述片上电源的二维分布。
【技术特征摘要】
【专利技术属性】
技术研发人员：粟涛，王自鑫，陈弟虎，颜麟，杨叶花，
申请(专利权)人：中山大学，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。