光电子半导体芯片及其制造方法技术

本发明专利技术涉及一种用于制造光电子半导体芯片的方法，所述方法包括下述步骤：提供衬底；生长第一层；执行刻蚀过程以便铺设V形缺陷；生长第二层和生长量子膜结构。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种根据权利要求1所述的用于制造光电子半导体芯片的方法和一种根据权利要求9所述的光电子半导体芯片。
技术介绍
已知的是:氮化物半导体芯片、例如光电子氮化物半导体芯片因极其小的静电放电(ESD)就已经会永久地损坏或破坏。如果在制造这种半导体芯片时使用具有蓝宝石的衬底，那么在氮化物半导体层序列外延生长时产生具有高位错密度的晶体。这种位错引起漏电路径，在ESD负荷的情况下漏电流经由所述漏电路径流动，这会导致氮化物半导体芯片的损坏或破坏。为了避免因静电放电引起的损坏，需要保护性的措施。从DE 10 2009 060 750 Al中已知:光电子半导体芯片设有集成在半导体层序列中的微二极管，所述微二极管引起防止因静电放电引起的损坏的防护。微二极管通过设置在半导体层序列的有源层中的V形缺陷形成。V形缺陷通过在半导体层序列的外延生长期间选择适当的生长参数产生。然而，这也引起有源层的设置在V形缺陷之外的区域中的晶体质量的下降，这在发光二极管半导体芯片的情况下会引起光功率降低。
技术实现思路
本专利技术的目的在于:提供一种用于制造光电子半导体芯片的方法。本专利技术的另一个目的在于:提供一种光电子半导体芯片。特别地，在此处所描述的方法中能够产生V形缺陷，而不必改变用于产生的生长条件。专门选择的生长条件仅用于获得V缺陷。因为不必使生长条件匹配于V形缺陷的产生，所以包含V形缺陷的外延层以高的晶体质量生长是可行的。这在不因晶体缺陷而损失亮度或降低光功率的同时实现制造ESD稳定的半导体芯片。用于制造光电子半导体芯片的方法包括如下步骤:提供衬底；生长第一层；执行刻蚀过程以便铺设V形缺陷；生长第二层；和生长量子膜结构。第一层和第二层能够包括氮化物化合物半导体材料的、例如InGaN的层。有利地，该方法实现制造在其量子膜结构中嵌入有V形缺陷的光电子半导体芯片。这些V形缺陷能够作用为与量子膜结构并联连接的ESD保护二极管。有利地，通过借助于刻蚀过程铺设V形缺陷仅将少量的形态干扰引入到光电子半导体芯片的晶体中，由此能够避免光电子半导体芯片的光功率的强烈降低。此外，刻蚀过程有利地实现铺设具有限定的尺寸和均匀的大小分布的V形缺陷。在所述方法的一个实施方式中，生长第一层包括:生长至少一个第一子层和第二子层。在此，第一子层具有与第二子层不同的铝份额和/或不同的铟份额。有利地，第一层实现V形缺陷的铺设，所述V形缺陷在进一步生长期间延续穿过第二层和量子膜结构。将第一层划分成第一子层和第二子层实现关于第一层的铟份额和/或铝份额和/或掺杂和/或另外的特性的精确控制。层的生长能够在外延设备中借助于例如MOVPE在预设的反应器温度下在添加前驱气体例如三甲基镓、三乙基镓、氨和/或氢的条件下进行。第二层的生长在此能够借助于冷生长进行。第二层生长期间的反应器温度与第一层生长期间的反应器温度相比能够低至少50K、优选低至少100K并且尤其优选低至少200K。第二层生长期间的反应器温度例如为至少700°C至至多900°C。对于第一层的生长而言，能够选择在至少700°C和至多1100°C之间的范围中的、优选在至少900°C至至多1100°C之间的范围中的反应器温度。也就是说，第一层能够借助于热生长来生长。在所述方法中由此可行的是:第一层借助在小于900°C的反应器温度下执行的平滑性的热生长来生长。在热生长的情况下，尤其能够产生晶体质量良好的所生长的层。第二层的专门的生长条件仅用于获得V形缺陷，然而对于其产生不是必需的。V形缺陷的产生借助于在此描述的刻蚀方法实现。在所述方法的一个实施方式中，生长具有第一铟份额的第一子层和具有第二铟份额的第二子层。在此，第一铟份额至少与第二铟份额一样大。将第一层划分成第一子层和第二子层由此实现关于第一层的铟份额的精确控制。在所述方法的一个实施方式中，分别交替地生长多个第一子层和第二子层。有利地，通过提高第一层的子层的数量得到第一层的平均提高的均匀度。在所述方法的一个实施方式中，在刻蚀过程期间在至少一个第一子层中产生开口。有利地，在第一子层的开口中能够积聚第二层的材料，由此在第一层中产生的V形缺陷延续到第二层和量子膜结构中。优选地，开口能够完全地穿过至少一个第一子层。在所述方法的一个实施方式中，刻蚀过程在外延设备内部执行。有利地，为了执行刻蚀过程由此不需要从外延设备中取出光电子半导体芯片的层序列，由此可快速且成本适宜地执行所述方法。此外，有利地避免了伴随着从外延设备中取出而污染或损坏光电子半导体芯片的层序列的风险。外延设备内部的刻蚀例如能够借助于回蚀在反应器设备中进行。对此，在所述设备中强烈地降低或完全地抑制镓输送、即三甲基镓和/或三乙基镓的输送。此外，能够提高氢的输送和/或降低氨的输送。由此能够强烈地降低层的掺入速率，即层生长速率，使得通过例如与氢的反应超过层的分解速率、即生长期间的层溶解的速率进而产生负的生长速率。正常的层生长期间的掺入速率例如为每分钟2nm至lOOnm，而正常的层生长期间的分解速率为每分钟至多lnm，由此在正常的层生长期间净产生正的生长速率。在回蚀时，掺入速率小于分解速率，由此净产生负的生长速率、即刻蚀过程。在所述方法的一个实施方式中，在刻蚀过程期间中断生长。在此，在刻蚀过程期间给外延设备输送氢。有利地，氢适合于在之前生长的第一层中铺设V形缺陷。通过输送氢能够引起上述回蚀。在所述方法的另一个实施方式中，刻蚀过程在外延设备外部执行。有利地，由此例如能够在专用的刻蚀设备中进行刻蚀过程，由此实现刻蚀条件的尤其精确的可控性。刻蚀过程能够为例如借助磷酸的湿化学刻蚀过程，或例如为借助等离子体的干化学刻蚀过程。光电子半导体芯片包括:第一层；第二层，所述第二层设置在第一层之上；和量子膜结构，所述量子膜结构设置在第二层之上。在此，第一层包括至少一个第一子层和第二子层。第一子层具有与第二子层不同的铝份额和/或不同的铟份额。此外，半导体芯片具有至少一个V形缺陷，所述V形缺陷至少延伸穿过第一层的、第二层的和量子膜结构的一些部分。此外，至少一个第一子层在V形缺陷的区域中穿孔。至少一个第一子层能够在V形缺陷的区域中尤其完全地穿孔。有利地，该光电子半导体芯片的V形缺陷作用为与量子膜结构并联连接的保护二极管，所述保护二极管防止因静电放电引起的光电子半导体芯片的损坏。在此，光电子半导体芯片的层能够具有高的晶体质量，由此可借助光电子半导体芯片实现高的光功率。在光电子半导体芯片的一个实施方式中，第一子层具有第一铟份额并且第二子层具有第二铟份额。在此，第一铟份额至少与第二铟份额一样大。将第一层划分成第一子层和第二子层有利地实现关于第一层的铟份额的精确控制。在光电子半导体芯片的一个实施方式中，第一铟份额在0%和12%之间、优选在1%和3%之间。特别地，第一铟份额能够为大约2%。实验显示出:具有这种量值的第一铟份额的光电子半导体芯片能够具有尤其适宜的晶体质量。在光电子半导体芯片的一个实施方式中，第二铟份额为至多6%并且优选为0%。实验显示出:具有这种量值的第二铟份额的光电子半导体芯片能够具有尤其适宜的晶体质量。在光电子半导体芯片的一个实施方式中，多个第一子层和第二子层交替地依次跟随。实验显示出:提高第一层的子层的数量实现尤其有利的晶体质量。在本文档来自技高网...

【技术保护点】
一种用于制造光电子半导体芯片(20)的方法(10)，所述方法具有下述步骤：‑提供衬底(210)；‑生长第一层(230)；‑执行刻蚀过程以便铺设V形缺陷(290)；‑生长第二层(260)；‑生长量子膜结构(270)。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：安德烈亚斯·莱夫勒，托比亚斯·迈耶，亚当·鲍尔，克里斯蒂安·莱雷尔，
申请(专利权)人：欧司朗光电半导体有限公司，
类型：发明
国别省市：德国;DE