一种模数转换器中开关电容比较器电路制造技术

技术编号:12424417 阅读:89 留言:0更新日期:2015-12-03 10:13
本发明专利技术公开一种模数转换器中开关电容比较器电路,其特征在于:包括开关电容电路、预放大电路、锁存输出电路、失调校准电路;所述开关电容电路连接所述预放大电路的输入端,所述锁存输出电路连接所述预放大电路的输出端,所述失调校准电路与预放大连路相连接。本发明专利技术此校准技术不会在比较器的信号节点上引入任何寄生参数,可以提高比较器的响应速度,适合于高速ADC的应用场合。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路
,特别涉及一种模数转换器中开关电容比较 器电路。
技术介绍
比较器是模拟数字转换器(ADC)的核心模块之一。在全并型、流水线型、逐次逼近 型、过采样型等各类ADC中,比较器的响应速度直接决定了 ADC的转换速度,而比较器的失 调情况则会影响了 ADC的信噪比(SNR)、无杂散动态范围(SFDR)、非线性误差等特性。因此 在高速高精度ADC中,高性能的比较器始终是整个ADC系统的设计难点之一。 由于绝大部分的ADC都是在固定频率时钟驱动下工作的采样系统,因此其中的比 较器大部分也都是时钟驱动的开关电容比较器。ADC中最常用的开关电容比较器结构如图 1(a)所示,其主要由开关电容电路、预放大电路Preamp、锁存电路Latch三部分组成,其时 钟时序如图1(b)所示。在为高电平阶段,电容CJP (:2分别对输入信号VinJP Vin采样,电容CjP C4分别对参考信号Vref和VrefI样;在Φ 2和a为高电平阶段,电容 通过电荷再分配实现电压相减,并将结果通过预放大电路Preamp放大后由锁存电路Latch 锁存并输出。 然而在集成电路中,由器件失配造成的失调电压是普遍存在的现象。在图I (a)的 比较器中,预放大电路Preamp和锁存电路Latch都存在这个问题,在图中以Vl3sJP V ^分别 表示。失调电压的存在可以等效为比较器的参考电压偏离了实际值,从而导致ADC产生误 码。一般的做法是通过精心版图设计来降低器件的失配,但是这种方式的效果是有限的。更 常用的是通过增加器件的尺寸来降低失配,但是这种方式同时也会增加电路的寄生电容, 从而降低比较器的速度。 更为有效的思路是仍然采用小尺寸器件,但是通过校准的方式抵消比较器的失 调,常见的结构如图2所示,在这里将图I (a)中的Vl3sJP V%2统一等效到预放大电路Preamp 的输入端,看为一个失调电压Vl3s。基本的思路是:在CP i和Φ 为高电平阶段,预放大电路 Preamp的正负输入短都接到了共模电压Vqi上,这时如果没有失调电压V %存在,那么比较 器将会在内部随机噪声的影响下输出概率相等的〇和1数字信号;但如果比较器输入端存 在失调电压V l3s,那么比较器输出0和1的概率将不等。利用这个特征,可以通过控制电路 CTRL来控制特意加入的可调失配电流IB1~I B4,从而达到抵消原有失调电压Vl3s的目的,当 系统稳定后比较器将再次输出概率相等的0和1数字信号。其中控制电路CTRL的形式有 很多种,可以是数字控制,也可以是模拟控制。 采用图2的方法后,预放大电路Preamp和锁存电路Latch都可以采用小尺寸器 件,从而保证了比较器的转换速度,同时校准也消除了失调的影响。但是这种校准仍然要在 预放大电路Preamp输出节点这个关键信号路径上加入偏置电流器件,其引入的寄生电容 仍然会对预放大器的建立速度带来很大影响。在特别高速的ADC系统中,这种限制带来的 影响是非常大的。
技术实现思路
为解决上述现有的缺点,本专利技术的主要目的在于提供一种模数转换器中开关电容 比较器电路,此校准技术不会在比较器的信号节点上引入任何寄生参数,可以提高比较器 的响应速度,适合于高速ADC的应用场合。 为达成以上所述的目的,本专利技术的一种模数转换器中开关电容比较器电路采取如 下技术方案: -种模数转换器中开关电容比较器电路,其特征在于:包括开关电容电路、预放大 电路、锁存输出电路、失调校准电路;所述开关电容电路连接所述预放大电路的输入端,所 述锁存输出电路连接所述预放大电路的输出端,所述失调校准电路与预放大连路相连接。 包括双相非交叠时钟φ t /双相非交叠时钟φ μ./双相非交叠时钟φ ?/双相非 交叠时钟Φ1、校准时钟φ cal、校准采样时钟I5J5双相非交叠时钟φ 和双相非交叠时钟 Φ 为双相非交叠时钟,双相非交叠时钟Φ ip的下降沿略微领先于双相非交叠时钟ψ ?的 下降沿,双相非交叠时钟φ 整体略微落后于双相非交叠时钟φ U校准时钟φ α为双相 非交叠时钟Φ 2C的反相时钟、并在双相非交叠时钟爭的低电平期间有一段时间被拉到低 电平用于校准,校准采样时钟Φ ^为双相非交叠时钟φ 2D的同频时钟、其上升沿采样校准 时钟φ CSL的校准输出。 在开关电容电路对输入信号进行采样的期间,插入一段失调校准时间,在校准时 间段里,锁存输出电路将预放大电路的输入失调电压放大产生校准控制方波信号,并通过 失调校准电路反馈调整预放大电路负载管的阈值电压,从而实现输入失调电压的抵消,整 个电路中除了负载管M 5和负载管M4的衬底以外,其余所有NMOS管的衬底都连接到地、所有 PMOS管的衬底都连接到电源电压。 所述预放大电路,包括尾电流偏置电流管M1、尾电流偏置电压Vbi、输入差分管M 2、 输入差分管M3、二极管连接的负载管M4、二极管连接的负载管M 5,在开关电容电路对输入信 号进行采样的期间,差分输入Vx+和V x均接到共模电平V εΜ,相当于等效输入预放大电路的 输入失调电压,负载管M4、负载管M5的阈值电压可根据输入失调电压的情况实时调整,以抵 消输入失调电压的影响,实现失调电压校准。 所述锁存输出电路,包括输入放大管M6、输入放大管M7、开关管M 8、正反馈连接的 负载管Μ9、正反馈连接的负载管M1。、与门G 1、与门G2、D触发器G3、D触发器G4,在开关电容 电路对输入信号进行采样即双相非交叠时钟Φ ι和双相非交叠时钟9 r为高电平的期间, 校准时钟<P ea提供一段校准输出时间,负载管M8在其控制下将输入失调电压放大为数字 信号,并由校准采样时钟Φ cs采样输出为校准控制信号%+和Vc,当双相非交叠时钟Φ $为 高电平时,对输入信号的正常比较结果通过与门G1、与门G2后产生为比较器输出信号¥。 +和 输出信号V。。 所述失调校准电路,包括尾电流偏置管Ma、尾电流偏置电压Vb3、输入差分管M e2、输 入差分管Me3、校准参考电压VB2、负载电阻Rei、负载电阻R e2、电荷栗偏置电流管Mm和电荷栗 偏置电流管、电荷栗偏置电压Vb4和电荷栗偏置电压V B5、电荷栗开关管Me5、电荷栗开关管 MC6、电荷栗电容Ce,偏置管Me4和偏置管Me7提供相等的偏置电流,开关管M e5和开关管1";在 校准控制信号Ve+和校准控制信号V ε的控制下交替打开,让上下偏置电流分别对电容C ^充 放电产生电荷栗输出电压VpUMp,电荷栗输出电压Vpump和校准参考电压V Β2经过比较放大后产 生校准输出信号VA+和校准输出信号V Α并分别反馈到预放大电路负载管M 5和负载管M 4的 衬底,实现输入失调电压校准。 采用如上技术方案的专利技术,具有如下有益效果: 本专利技术其在开关电容电路对输入信号进行采样的期间,插入了一段失调校准时 间。在这段校准时间段里,比较器将预放大电路的输入失调电压放大产生为校准控制方波 信号,并控制失调校准电路反馈调整预放大电路负载管的阈值电压,从而实现输入失调电 压的抵消,之后比较器正常对输入信号进行比较放大。此校准技术不会在比较器的信号节 点上引入任何寄生参数,可以提高比较器的响应速度,适合于高本文档来自技高网
...

【技术保护点】
一种模数转换器中开关电容比较器电路,其特征在于:包括开关电容电路、预放大电路、锁存输出电路、失调校准电路;所述开关电容电路连接所述预放大电路的输入端,所述锁存输出电路连接所述预放大电路的输出端,所述失调校准电路与预放大连路相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员:严伟廖浩勤
申请(专利权)人:西安启微迭仪半导体科技有限公司
类型:发明
国别省市:陕西;61

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1