带有通用数据交互模块的FPGA及采用该FPGA的信息处理系统技术方案

本发明专利技术涉及一种带有通用数据交互模块的FPGA及采用该FPGA的信息处理系统，属于FPGA内部数据处理以及通讯技术领域。本发明专利技术通过在FPGA内部设计一个通用数据交互模块，通过该模块将传输给FPGA内新增的数据处理模块的CPU原始数据打包成统一数据帧并发送相应的数据处理模块，同时接收数据处理模块的处理结果，并将其发送给CPU，通过该通用数据交互模块FPGA能够便捷、通用、可靠的在其已有工程之上添加新的数据处理模块(也可叫做元件模块)，降低了新增数据处理模块对fpga原有功能和性能的影响。

【技术实现步骤摘要】

本专利技术涉及一种带有通用数据交互模块的FPGA及采用该FPGA的信息处理系统，属于FPGA内部数据处理以及通讯

技术介绍
目前的嵌入式系统一般都是cpu加FPGA的架构，CPU实现算法比较复杂的功能模块，FPGA实时性要求较高的功能模块，二者相互配合，达到整个嵌入式系统的最优设计。不可避免的，CPU和FPGA需要数据的交互，CPU和FPGA之间的数据交互有总线方式、pcie等各种通讯方式，FPGA内部需要实现通讯模块支持相应的通讯模式。FPGA需要增加新的数据处理模块(元件)的时候，都需要重新设计新增元件和现有通讯模块之间的接口，而且根据新增元件处理数据的不同，接口可能是各种各样的。这样不利于模块化的设计、不利于重用，而且增加多个元件的时候会对原FPGA工程的性能和时序特性造成不良的影响。
技术实现思路
本专利技术的目的是提供一种带有通用数据交互模块的FPGA及采用该FPGA的信息处理系统，以在FPGA已有工程之上便捷、通用、可靠的添加新的数据处理模块。本专利技术为解决上述技术问题而提供一种带有通用数据交互模块的FPGA，该FPGA包括依次通信连接的数据通讯处理模块、通用数据交互模块和至少一个数据处理模块，所述数据通讯处理模块用于接收CPU原始数据并对其进行处理并将处理结果返回给CPU ;所述通用数据交互模块用于将传输给FPGA内部新增数据处理模块的CPU原始数据打包成统一数据帧并发送相应的数据处理模块，同时接收数据处理模块的处理结果，并将其发送给CPU，所述数据处理模块用于处理通用数据交互模块所发送的数据通讯处理模块无法处理的数据。所述的通用数据交互模块包括依次通信连接的数据分析处理模块、数据交互存储区和数据处理模块通用接口，所述数据分析处理模块用于将接收到的原始数据打包成统一的数据帧；所述数据交互存储区包括用于存储数据分析处理模块打包后得到数据帧的原始数据区和用于存储信息处理模块处理结果的结果数据区；所述数据处理模块通用接口能够与FPGA内部新增的数据处理模块进行信息交互，用于将数据分析处理模块打包的CPU数据交给相应的数据处理模块，同时将数据处理模块的计算结果按照协议格式放入数据交互存储区中的结果数据区。所述数据包的帧结构包括数据头部结构和有效数据结构，数据头部结构包括数据包有效标志位、数据状态信息位、数据控制信息位和数据包有效数据长度位。所述数据包帧结构的有效标志位必须在本包数据信息全部写入数据交互存储区之后才能被写入数据交互存储区数据包头部的相应位置。所述数据交互存储区的数据包数据被全部读取之后，将该数据包的有效标志置0，以避免同时对同一个数据包进行读写操作。本专利技术还提供了一种信息处理系统，包括通信连接的CPU和FPGA，所述FPGA包括依次通信连接的数据通讯处理模块、通用数据交互模块和至少一个数据处理模块，所述数据通讯处理模块用于接收CPU原始数据并对其进行处理并将处理结果返回给CPU ;所述通用数据交互模块用于将传输给FPGA内部新增数据处理模块的CPU原始数据打包成统一数据帧并发送相应的数据处理模块，同时接收数据处理模块的处理结果，并将其发送给CPU，所述数据处理模块用于处理通用数据交互模块所发送的数据通讯处理模块无法处理的数据。所述的通用数据交互模块包括依次通信连接的数据分析处理模块、数据交互存储区和数据处理模块通用接口，所述数据分析处理模块用于将接收到的原始数据打包成统一的数据帧；所述数据交互存储区包括用于存储数据分析处理模块打包后得到数据帧的原始数据区和用于存储信息处理模块处理结果的结果数据区；所述数据处理模块通用接口能够与FPGA内部新增的数据处理模块进行信息交互，用于将数据分析处理模块打包的CPU数据交给相应的数据处理模块，同时将数据处理模块的计算结果按照协议格式放入数据交互存储区中的结果数据区。所述数据包的帧结构包括数据头部结构和有效数据结构，数据头部结构包括数据包有效标志位、数据状态信息位、数据控制信息位和数据包有效数据长度位。所述数据包帧结构的有效标志位必须在本包数据信息全部写入数据交互存储区之后才能被写入数据交互存储区数据包头部的相应位置。所述数据交互存储区的数据包数据被全部读取之后，将该数据包的有效标志置0，以避免同时对同一个数据包进行读写操作。本专利技术的有益效果是:本专利技术通过在FPGA内部设计一个通用数据交互模块，通过该模块将传输给FPGA内新增的数据处理模块的CPU原始数据打包成统一数据帧并发送相应的数据处理模块，同时接收数据处理模块的处理结果，并将其发送给CPU，通过该通用数据交互模块FPGA能够便捷、通用、可靠的在其已有工程之上添加新的数据处理模块(也可叫做元件模块)，降低了新增数据处理模块对fpga原有功能和性能的影响。【附图说明】图1是数据通用交互处理模块在fpga内部应用示意图；图2是数据通用交互处理模块的结构示意图；图3是数据通用交互处理模块的数据结构协议格式；图4是数据通用交互处理模块的数据处理示意图；图5是信息处理系统的数据处理流程图。【具体实施方式】下面结合附图对本专利技术的【具体实施方式】做进一步的说明。本专利技术的一种带有通用数据交互模块的FPGA的实施例如图1所示，本专利技术的FPGA包括依次通信连接的数据通讯处理模块、通用数据交互模块和至少一个数据处理模块，数据通讯处理模块用于接收CPU原始数据并对其进行处理并将处理结果返回给CPU ;通用数据交互模块用于将传输给数据处理模块的CPU原始数据打包成统一数据帧并发送相应的数据处理模块，同时接收数据处理模块的处理结果，并将其发送给CPU ;数据处理模块用于处理通用数据交互模块所发送的数据通讯处理模块无法处理的数据，为FPGA新增加的模块。数据交互模块处理的数据一般都是cpu传递给fpga的数据，需要fpga内部的数据处理模块对数据进行处理，然后处理结果再传送回cpu。数据交互处理模块的实现不依赖于cpu和fpga之间的通讯方式，cpu和fpga之间可以是总线、pcie、串口、Ivds等等通讯方式，本数据交互模块能够为各种通讯方式提供通用的公共接口来实现cpu数据和fpga的新增数据模块之间的数据交互。通用数据交互模块如图2所示，包括依次通信连接的数据分析处理模块、数据交互存储区和数据处理模块通用接口。数据分析处理模块用于将接收到的原始数据打包成统一的数据帧；数据交互存储区用于按照数据交互协议的数据结构存储CPU和数据交互模块之间的交互数据，包括用于存储数据分处理模块所发送数据包的原始数据区和用于存储新增数据处理模块处理结果的结果数据区；数据处理模块通用接口用于将数据分析处理模块打包的CPU数据交给相应的数据处理模块，同时将数据处理模块的计算结果按照协议格式放入数据交互存储区。数据交互模块所打包的数据包数据包头部和数据部分，如图3所示。数据包头部包括数据包有效标识字符(0xEB90)、数据包状态字符(16位)、数据包控制字符(16位)、数据包长度字符(16位)。数据包有效标识的作用是指示本包数据以及信息是否完整有效、存储稳定；数据状态字符指示数据包的状态信息、序号信息等等，对应不同数据数据处理模块信息可能不同；数据包控制字符包括一些cpu和元件模块的一些交互控制信息，不同数据处理模块本文档来自技高网...

【技术保护点】
一种带有通用数据交互模块的FPGA，其特征在于，该FPGA包括依次通信连接的数据通讯处理模块、通用数据交互模块和至少一个数据处理模块，所述数据通讯处理模块用于接收CPU原始数据并对其进行处理并将处理结果返回给CPU；所述通用数据交互模块用于将传输给FPGA内部新增数据处理模块的CPU原始数据打包成统一数据帧并发送相应的数据处理模块，同时接收数据处理模块的处理结果，并将其发送给CPU，所述数据处理模块用于处理通用数据交互模块所发送的数据通讯处理模块无法处理的数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：宋彦锋，陈献庆，李旺，徐艳艳，杨芳，徐云松，沈沉，汤洋，王西邓，任红旭，李英明，顾峰，
申请(专利权)人：许继集团有限公司，许继电气股份有限公司，许昌许继软件技术有限公司，国家电网公司，
类型：发明
国别省市：河南;41