本发明专利技术公开了一种栅极集成驱动电路、显示面板、显示装置及驱动方法，该栅极集成驱动电路中，时钟信号线分为至少两组，一帧显示时间分为至少两个时间段，移位寄存器单元分为至少两组；在一帧的显示时间内，一组时钟信号线对应一个时间段，每组时钟信号线在对应时间段向对应的一组移位寄存器单元输入时钟信号。这样通过增加时钟信号线的数量，在一帧显示时间内，各组时钟信号线分时工作，从而减少每一时刻在工作的时钟信号线所连接的移位寄存器单元的数量，即减少每一时刻在工作的时钟信号线所连接的开关晶体管的数量，这样在时钟信号反转时，可以减少对与其连接的开关晶体管寄生电容充电的损耗，从而可以降低栅极集成驱动电路整体的功耗。
【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及。
技术介绍
目前，显示技术被广泛应用于电视、手机以及公共信息的显示，用于显示画面的平板显示器因其超薄节能的优点而被大力推广，而在多数的平板显示器中都需要采用栅极集成驱动电路来输出栅极扫描信号控制显示面板实现逐行扫描和逐帧刷新的功能，使得输入到显示面板的图像数据能够实时刷新，从而实现动态显示。栅极集成驱动电路包括级联的多个移位寄存器单元，且通过移位寄存器单元来实现栅极驱动的功能，既可以省去单独制作栅极驱动芯片，还可以减少一道制作工序，不但可以降低平板显示器的制作成本，还能缩短其制作周期，因此，近几年来移位寄存器技术被广泛应用于平板显示制造。然而，采用栅极集成驱动电路的产品功耗会偏高，笔记本电脑、触控显示产品和手机等产品对显示模组自身功耗的要求较高，因此，在此类产品上栅极集成驱动电路设计的功耗需要尽可能的低。一般地，用于向栅极集成驱动电路输入时钟信号的时钟信号线，在一帧显示时间内需要向栅极驱动电路中所有的移位寄存器单元输入时钟信号，而栅极集成驱动电路的功耗绝大部分来源于时钟信号反转时，对与其连接的开关晶体管的寄生电容充电的损耗，即时钟信号线向各移位寄存器输入时钟信号时，每条时钟信号线连接的开关晶体管的数量越多、所连接的开关晶体管的尺寸越大，则栅极集成驱动电路整体的功耗也就越大。因此，如何降低栅极集成驱动电路的功耗，以满足各显示产品的低功耗需求，是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术实施例提供了，用以解决现有技术中存在的栅极集成驱动电路的功耗较高的问题。本专利技术实施例提供了一种栅极集成驱动电路，包括:级联的多个移位寄存器单元和多条用于向所述移位寄存器单元输入时钟信号的时钟信号线；其中，所述时钟信号线分为至少两组，对应所述时钟信号线的分组，一帧显示时间分为至少两个时间段，所述移位寄存器单元分为至少两组；在一帧的显示时间内，一组所述时钟信号线对应一个所述时间段，每组所述时钟信号线在对应时间段向对应的一组所述移位寄存器单元输入时钟信号。在一种可能的实施方式中，本专利技术实施例提供的上述栅极集成驱动电路中，所述栅极集成驱动电路包括两组时钟信号线，一帧显示时间分为两个相等的时间段，所述移位寄存器单元分为数量相等的两组；第一组所述时钟信号线在第一时间段向对应的第一组所述移位寄存器单元输入时钟信号；第二组所述时钟信号线在第二时间段向对应的第二组所述移位寄存器单元输入时钟信号。在一种可能的实施方式中，本专利技术实施例提供的上述栅极集成驱动电路中，所述移位寄存器单元由第一级至最后一级平均分成两组，第一组所述时钟信号线对应第一组移位寄存器单元，第二组所述时钟信号线对应第二组移位寄存器单元；所述时钟信号线与所述移位寄存器单元的排列方向平行；第一组所述时钟信号线位于第二组所述时钟信号线与所述移位寄存器单元之间。在一种可能的实施方式中，本专利技术实施例提供的上述栅极集成驱动电路中，所述栅极集成驱动电路包括两组时钟信号线，所述移位寄存器单元由第一级至最后一级平均分成四组，一帧显示时间分为四个时间段；在第一时间段和第三时间段第一组所述时钟信号线分别向第一组所述移位寄存器单元和第三组所述移位寄存器单元输入时钟信号；在第二时间段和第四时间段第二组所述时钟信号线分别向第二组所述移位寄存器单元和第四组所述移位寄存器单元输入时钟信号。本专利技术实施例提供了一种显示面板，包括本专利技术实施例提供的上述栅极集成驱动电路。在一种可能的实施方式中，本专利技术实施例提供的上述显示面板中，所述显示面板包括两组本专利技术实施例提供的上述栅极集成驱动电路，两组所述栅极集成驱动电路分别位于所述显示面板相对的两侧的周边区域。本专利技术实施例提供了一种显示装置，包括本专利技术实施例提供的上述显示面板。在一种可能的实施方式中，本专利技术实施例提供的上述显示装置中，还包括:时钟控制芯片；所述时钟控制芯片用于在一帧显示时间内，对应每一个时间段向对应的一组时钟信号线输入时钟信号。在一种可能的实施方式中，本专利技术实施例提供的上述显示装置中，所述时钟控制芯片设置于柔性电路板上。本专利技术实施例提供了一种本专利技术实施例提供的上述显示装置的驱动方法，包括:在一帧显不时间内，对应每一个时间段控制对应的一组时钟信号线向对应的一组所述移位寄存器单元输入时钟信号。本专利技术实施例的有益效果包括:本专利技术实施例提供了，该栅极集成驱动电路包括:级联的多个移位寄存器单元和多条用于向移位寄存器输入时钟信号的时钟信号线；其中，时钟信号线分为至少两组，对应时钟信号线的分组，一帧显示时间分为至少两个时间段，移位寄存器单元分为至少两组；在一帧的显示时间内，一组时钟信号线对应一个时间段，每组时钟信号线在对应时间段向对应的一组移位寄存器单元输入时钟信号。这样通过增加时钟信号线的数量，且将时钟信号线、移位寄存器单元对应分组，在一帧显不时间内，一组时钟信号线对应一个时间段，各组时钟信号线分时工作，从而减少每一时刻在工作的时钟信号线所连接的移位寄存器单元的数量，即减少每一时刻在工作的时钟信号线所连接的开关晶体管的数量，这样在时钟信号反转时，可以减少对与其连接的开关晶体管寄生电容充电的损耗，从而可以降低栅极集成驱动电路整体的功耗。【附图说明】图1为本专利技术实施例提供的栅极集成驱动电路的结构示意图；图2为本专利技术实施例提供的栅极集成驱动电路的输入输出时序图。【具体实施方式】下面结合附图，对本专利技术实施例提供的栅极集成驱动电路、显示面板、显示装置及驱动方法的【具体实施方式】进行详细地说明。本专利技术实施例提供了一种栅极集成驱动电路，如图1所示，包括:级联的多个移位寄存器单元01和多条用于向移位寄存器单元输入时钟信号的时钟信号线；其中，时钟信号线分为至少两组，对应时钟信号线的分组，一帧显示时间分为至少两个时间段，移位寄存器单元01分为至少两组；在一帧的显示时间内，一组时钟信号线对应一个时间段，每组时钟信号线在对应时间段向对应的一组移位寄存器单元01输入时钟信号。本专利技术实施例提供的上述栅极集成驱动电路，如图1所示，包括:级联的多个移位寄存器单元01和多条用于向移位寄存器单元01输入时钟信号的时钟信号线；其中，时钟信号线分为至少两组，对应时钟信号线的分组，一帧显示时间分为至少两个时间段，移位寄存器单元01分为至少两组；在一帧的显示时间内，一组时钟信号线对应一个时间段，每组时钟信号线在对应时间段向对应的一组移位寄存器单元01输入时钟信号。这样通过增加时钟信号线的数量，且将时钟信号线、移位寄存器单元对应分组，在一帧显示时间内，一组时钟信号线对应一个时间段，各组时钟信号线分时工作，从而减少每一时刻在工作的时钟信号线所连接的移位寄存器单元的数量，即减少每一时刻在工作的时钟信号线所连接的开关晶体管的数量，这样在时钟信号反转时，可以减少对与其连接的开关晶体管寄生电容充电的损耗，从而可以降低栅极集成驱动电路整体的功耗。在具体实施时，本专利技术实施例提供的上述栅极集成驱动电路中，如图1所示，栅极集成驱动电路包括两组时钟信号线，一帧显示时间分为两个相等的时间段，即前半帧时间段和后半帧时间段，移位寄存器单元01分为数量相等的两组；即第一级移位寄存器单元到第N/2级移位寄存器单元为第一组移位寄存器单元，第N/2+1级移位寄存器单元到第N级移位本文档来自技高网...
【技术保护点】
一种栅极集成驱动电路，其特征在于，包括：级联的多个移位寄存器单元和多条用于向所述移位寄存器单元输入时钟信号的时钟信号线；其中，所述时钟信号线分为至少两组，对应所述时钟信号线的分组，一帧显示时间分为至少两个时间段，所述移位寄存器单元分为至少两组；在一帧的显示时间内，一组所述时钟信号线对应一个所述时间段，每组所述时钟信号线在对应时间段向对应的一组所述移位寄存器单元输入时钟信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：杨通，赵婷婷，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。