半导体模块制造技术

本发明专利技术涉及半导体模块，其包括电路板、第一半导体芯片和第二半导体芯片。每个第一半导体芯片和每个第二半导体芯片包括第一和第二负载连接端。电路板还有包括第一分段和第二分段的结构化的第一金属化层及包括第一分段、第二分段和第三分段的结构化的第二金属化层。第二金属化层的第一分段包括具有多个第一突出部的梳型的结构，且第一金属化层的第二分段包括具有多个第二突出部的梳型的结构。第二金属化层的第一分段和第一金属化层的第二分段导电地连接，即电路板包括一定数量的第一通孔接触，每个第一通孔接触既在第一突出部中的每个处与第一金属化层的第一分段持续地导电连接，也在第二突出部中的每个处与第一金属化层的第二分段持续地导电连接。

【技术实现步骤摘要】

本专利技术涉及一种半导体模块。
技术介绍
在传统的半导体模块之中通常使用半导体芯片，其分别具有两个负载连接端，这两个负载连接端被设置在所涉及的半导体芯片的相互对置的侧之上。为了其电气布线该半导体芯片将被安装在载体基体之上。为此，该半导体芯片在其负载连接端处被焊接至该载体基体的金属化层之上，而该些负载连接端中的另一个负载连接端通过一个或者多个键合金属丝(Bonddraht)而加以连接。此外，由于使用了键合金属丝，此类的半导体模块具有高的电感，该电感在该半导体模块运行期间能够导致不被期望的过压。
技术实现思路
本专利技术的任务在于提供一种低电感的半导体模块。该任务通过依据本专利技术的半导体模块而得以解决。此类的半导体模块包括具有结构化的第一金属化层和结构化的第二金属化层的电路板，以及至少一个嵌入在所述电路板之中的第一半导体芯片和至少一个嵌入在所述电路板之中的第二半导体芯片。第一金属化层包括第一分段和第二分段，并且第二金属化层包括第一分段、第二分段和第三分段。第一半导体芯片中的每个和第二半导体芯片中的每个包括第一负载连接端和第二负载连接端。此外，所述第二金属化层的所述第一分段包括具有多个第一突出部的梳型的结构，并且所述第一金属化层的所述第二分段包括具有多个第二突出部的梳型的结构。为了使得所述第二金属化层的所述第一分段和所述第一金属化层的所述第二分段相互导电地加以连接，所述电路板包括一定数量的第一通孔接触，其中每个第一通孔接触既在所述第一突出部中的每个处与所述第二金属化层的所述第一分段持续地导电连接，也在所述第二突出部中的每个处与所述第一金属化层的所述第二分段持续地导电连接。附图说明接下来将借助于多个实施例在参照所附的附图的情况下阐述本专利技术。其中：图1示出了具有半导体模块和中间电路模块的半导体装置的电路图。图2A示出了半导体模块的顶视图。图2B示出了依据图2A的半导体模块以切面E1-E1形成的横截面图示。图2C示出了依据图2A的半导体模块以切面E2-E2形成的横截面图示。图3示出了依据图2A的半导体模块的电路板的第一金属化层的顶视图。图4示出了依据图2A的半导体模块的电路板的第二金属化层的顶视图。图5示出了具有依据图2B的半导体模块和连接至该半导体模块的中间电路电容器模块的半导体模块装置的横截面图示。只要并未特殊说明，在附图中相同的附图标记描述相同或者相似功能的元件。具体实施方式图1示出了具有半导体模块10和中间电路电容器模块20的半导体模块装置的电路图。该半导体模块10包括具有至少一个第一半导体芯片1和至少一个第二半导体芯片2的半桥电路。在多于一个半导体芯片1的情况下，多个第一半导体芯片1并联地电连接。相应地，在多于一个第二半导体芯片2的情况下，多个第二半导体芯片2并联地电连接。在所示出的示例之中，多个第一半导体芯片1和多个第二半导体芯片2被构造为多个金属-氧化物半导体场效应晶体管(MOSFET)。同样地，多个第一半导体芯片1和多个第二半导体芯片2也能够被构造为多个绝缘栅双极型晶体管(IGBT)、被构造为晶闸管或者任一其他可控的半导体构件或者被构造为二极管。原则上来说，多个第一和第二半导体芯片1、2也能够包含不同类型的半导体构件。每个第一半导体芯片1包括第一负载连接端11和第二负载连接端12。每个第二半导体芯片2也包括第一负载连接端21和第二负载连接端22。第一或者第二半导体芯片的第一和第二负载连接端例如能够为半导体芯片的漏极连接端和源极连接端，或者为源极连接端和漏极连接端，或者为发射极连接端和集电极连接端，或者为集电极连接端和发射极连接端，或者为阳极连接端和阴极连接端，或者为阴极连接端和阳极连接端。可选地，第一半导体芯片1能够还相应地包括控制连接端13，和/或第二半导体芯片2能够可选地相应地还包括控制连接端23。这样的控制连接端13、23能够为栅极或者基极连接端。借助于控制连接端能够接通(导电的状态)或者关断(电截止的状态)在第一和第二负载连接端之间同样构造为半导体芯片的负载路径。在为两个或者更多个第一半导体芯片1的情况下，它们的第一负载连接端11相互导电地加以连接，并且它们的第二负载连接端12也相互导电地加以连接。在此，只要至少两个第一半导体芯片1分别具有控制连接端13，那么它们也相互导电地加以连接(在图1中出于清楚性之缘由而未示出)。替代地，也能够将栅极电阻与每个控制连接端13相连接。在这种情况下，这些控制连接端13并未直接地通过一个或者多个低欧姆的连接导线相互连接，而是将该栅极电阻的相应的连接端与所属的控制连接端13电隔离。相应地，在为两个或者更多个第二半导体芯片2的情况下，它们的第一负载连接端21相互导电地加以连接，并且它们的第二负载连接端22也相互导电地加以连接。在此，只要至少两个第二半导体芯片2分别具有控制连接端23，那么它们也相互导电地加以连接(在图1中出于清楚性之缘由而未示出)。替代地，也能够将栅极电阻与每个控制连接端23相连接。在这种情况下，这些控制连接端23并未直接地通过一个或者多个低欧姆的连接导线相互连接，而是将该栅极电阻的相应的连接端与所属的控制连接端13电隔离。与存在多少个第一半导体芯片1和多少个第二半导体芯片2无关地，多个第二半导体芯片2的多个第一负载连接端21与多个第一半导体芯片1的多个第二负载连接端12相互电连接并且与相输出端Pn电连接。由此形成了半桥电路，为了其运行，多个第一半导体芯片1的多个第一负载连接端11能够连接至第一电源电势V1并且多个第二半导体芯片2的多个第二负载连接端22能够连接至与第一电源电势V1不同的第二电源电势V2。在依据图1的实施例之中，V1大于V2，然而V1也能够原则上—分别根据多个第一和第二半导体芯片1、2的类型的不同—而小于V2地加以选择。如果多个第一半导体芯片1中的一个、多个或者所有的半导体芯片的负载路径接通了并且同时关断了所有的第二半导体芯片2的负载路径，那么在相输出端Ph处(忽略在该第一半导体芯片1的负载路径之上的小的电压降的话)施加第一电源电势V1。相应地反过来，当多个第二半导体芯片2中的一个、多个或者所有的半导体芯片的负载路径接通了并且同时关断了所有的第一半导体芯片1的负载路径，那么在相输出端Ph处(忽略在该第本文档来自技高网...

【技术保护点】
一种半导体模块(10)，其包括：电路板(10)，所述电路板(10)具有包括第一分段(41)和第二分段(42)的结构化的第一金属化层(4)和包括第一分段(51)、第二分段(52)和第三分段(53)的结构化的第二金属化层(5)；至少一个第一半导体芯片(1)，所述至少一个第一半导体芯片(1)嵌入在所述电路板(10)中，其中每个第一半导体芯片包括第一负载连接端(11)和第二负载连接端(12)；至少一个第二半导体芯片(2)，所述至少一个第二半导体芯片(2)嵌入在所述电路板(10)中，其中每个第二半导体芯片包括第一负载连接端(21)和第二负载连接端(22)；其中，所述第二金属化层(5)的所述第一分段(51)包括具有多个第一突出部(511)的梳型的结构；所述第一金属化层(4)的所述第二分段(42)包括具有多个第二突出部(422)的梳型的结构；以及所述第二金属化层(5)的所述第一分段(51)和所述第一金属化层(4)的所述第二分段(42)由此相互导电地加以连接，即所述电路板(10)包括一定数量的第一通孔接触(61)，其中每个第一通孔接触既在所述多个第一突出部(511)中的每个处与所述第二金属化层(5)的所述第一分段(51)持续地导电连接，也在所述多个第二突出部(422)中的每个处与所述第一金属化层(4)的所述第二分段(42)持续地导电连接。...

【技术特征摘要】
2014.05.23 DE 102014107271.51.一种半导体模块(10)，其包括：
电路板(10)，所述电路板(10)具有包括第一分段(41)和
第二分段(42)的结构化的第一金属化层(4)和包括第一分段(51)、
第二分段(52)和第三分段(53)的结构化的第二金属化层(5)；
至少一个第一半导体芯片(1)，所述至少一个第一半导体芯片
(1)嵌入在所述电路板(10)中，其中每个第一半导体芯片包括第
一负载连接端(11)和第二负载连接端(12)；
至少一个第二半导体芯片(2)，所述至少一个第二半导体芯片
(2)嵌入在所述电路板(10)中，其中每个第二半导体芯片包括第
一负载连接端(21)和第二负载连接端(22)；
其中，
所述第二金属化层(5)的所述第一分段(51)包括具有多个第
一突出部(511)的梳型的结构；
所述第一金属化层(4)的所述第二分段(42)包括具有多个第
二突出部(422)的梳型的结构；以及
所述第二金属化层(5)的所述第一分段(51)和所述第一金属
化层(4)的所述第二分段(42)由此相互导电地加以连接，即所述
电路板(10)包括一定数量的第一通孔接触(61)，其中每个第一通
孔接触既在所述多个第一突出部(511)中的每个处与所述第二金属
化层(5)的所述第一分段(51)持续地导电连接，也在所述多个第
二突出部(422)中的每个处与所述第一金属化层(4)的所述第二分
段(42)持续地导电连接。
2.根据权利要求1所述的半导体模块(10)，其中，多个第一
半导体芯片(1)中的每个和多个第二半导体芯片(2)中的每个被设
置在所述第一金属化层(4)和所述第二金属化层(5)之间。
3.根据权利要求1或2所述的半导体模块(10)，其中，在所

\t述多个第一半导体芯片(1)的每个之中：
其第一负载连接端(11)被设置在所涉及的第一半导体芯片(1)
的与所述第一金属化层(4)相对的侧上；以及
其第二负载连接端(12)被设置在所涉及的第一半导体芯片(1)
的与所述第二金属化层(5)相对的侧上。
4.根据前述权利要求中任一项所述的半导体模块(10)，其中，
在所述多个第二半导体芯片(2)的每个之中：
其第一负载连接端(21)被设置在所涉及的第二半导体芯片(2)
的与所述第一金属化层(4)相对的侧上；以及
其第二负载连接端(22)被设置在所涉及的第二半导体芯片(2)
的与所述第二金属化层(5)相对的侧上。
5.根据前述权利要求中任一项所述的半导体模块(10)，其中，
每个第一半导体芯片(1)的所述第二负载连接端(12)与所述
第二金属化层(5)的所述第一分段(51...

【专利技术属性】
技术研发人员：A·阿伦斯，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE