一种适用于捷联惯性导航的高精度数字滤波器制造技术

一种适用于捷联惯性导航的高精度加速度数模转换数字滤波器，涉及数据采集领域。它包括抽样梳状滤波器、FIR二抽一补偿滤波器、和FIR四抽一滤波器；所述抽样梳状滤波器是采用由Hogenauer提出的一种高效的降采样滤波器结构实现的，用于实现高倍率的降频；所述FIR二抽一补偿滤波器是通过matlab中的‘fir2’函数产生，该函数可以设计多通带任意响应曲线相位FIR滤波器，该滤波器主要用于补偿前级CIC滤波器在通带边缘的衰减并实现二倍的抽取；所述FIR四抽一滤波器采用Parks-McClellan算法来计算最优滤波器的系数，该滤波器采用通带纹波低，过度带窄，阻带衰减大，滤波器阶数高的滤波器。适用于捷联惯性导航系统数据采样要求。

【技术实现步骤摘要】

本专利技术涉及一种捷联惯性导航系统数据采集装置，更特别地，是采用具有高性能 和高灵活性的FPGA，通过多级滤波器组的设计，并加以复杂算法实现的适用于捷联惯性导 航的高精度数据采集。 二、
技术介绍
鉴于现场可编程门阵列（FieldProgrammableGateArray，FPGA)具有设计灵活、 高集成度、高可靠性、硬件编程的特点，可通过VHDL硬件描述语言进行编程，其功能强大、 设计灵活、运算速度快，且实时性强，所以具备了高速处理数据的条件与优势。FPGA处理数 据的方式是基于硬件的并行处理方式，并且具有极大的灵活性，可以开发出对设计要求非 常具有针对性的硬件结构。在FPGA上实现滤波处理是基于存储、运算再存储、再运算的模 式，这很好的迎合了FPGA的内部结构，即FPGA的存储单元后跟可配置逻辑单元再加运算单 元的形式。对于数据存储，FPGA内部有着丰富的存储单元。它既有小块零散的分布式RAM 均匀分布在FPGA内部，也有大块的BRAM，这些丰富的存储单元可以满足大多数应用。另外 FPGA内部数量最多、最重要也是最丰富的查找表（LUT)资源，也可以灵活的配置成各种存 储单元。对于数据运算，FPGA内部有着丰富的查找表、多路选择器、进位链、乘法器等资源 来完成各种简单或复杂的运算。而且，FPGA的供应商提供了大量的、高效的IP核可以用来 完成复杂的滤波器设计。 E_A模数转换器调制器输出的高速串行数据流需要通过一系列的滤波和抽取 才能得到导航计算机可用的加速度数据。随着捷联惯性导航系统的精度不断提高，要求ADC 不仅具有高采样率，而且还具有高分辨率。由于受到单个ADC的模拟输入带宽的限制，这 种结构难以对高速模拟信号直接进行量化。所以本专利技术采用多级混合滤波器组系统，能够 得到高分辨率的模数转换的同时，也完全消除了单个ADC模拟输入带宽不够的瓶颈，从而 实现了高速和高精度的模数转换，完全能够满足捷联惯性导航系统的要求。 三、
技术实现思路
1、专利技术目的：本专利技术的目的是提供一种适用于捷联惯性导航的高速、高精度加速 度数据采集，通过多级滤波器组的设计，并加以复杂算法，采用了高灵活性的现场可编程门 阵列，利用其易编程的VHDL硬件描述语言，结合matlab软件的强大仿真能力，实现对加速 度计数据的高精度、高性能的采集。 2、技术方案：为达到上述的专利技术目的，本专利技术包括下列步骤： 1)CIC滤波器的设计 由于E_A调制器的阶数为四阶，因此选择CIC滤波器的级数为五级。需要注意 的是它首先要实现所有的积分器，然后是抽取器最后是梳状滤波器，这样的结构能够节省R 倍的延迟器件，也被称作Hogenauer抽取滤波器。 2)CIC滤波器位宽的确定 为保证滤波器在正常运行时不会溢出，需要进行位宽的确定。CIC抽取滤波器的增 益为，其中R是抽取因子，N是CIC滤波器的级联数目。当使用二进制补码表示时，则输出 比输入增长位数是： Bgrow=Nlog2R (1) 在实现时，在CIC滤波器的所有级别上都是按照上式确定的位宽设计的，这样保 证了输出端不会溢出。 3)FIR二抽一补偿滤波器的设计 为了在CIC滤波器和补偿滤波级联后的通带内获得平坦的幅频曲线，则CIC补偿 滤波器通带的幅频响应应该为式（2)的倒数，此时取f为抽样后频率f=f/R，则此时幅频 响应如式（3)。 在实现时，使用了matlab中的'fir2'函数，调用其"b=fir2 (n,f,m) "格式，产 生CIC补偿滤波器。 4)FIR四抽一滤波器的设计 首先由性能指标和滤波器类型确定H(k)的模，使其满足|H(k)I= |H(N-k)I和 H(N/2) =0,然后根据滤波器的类型及频率采样法的特点确定H(k)的相角0 (k)，使其满足 0 (k) = - 0 (N-k)。最后由|H(k)I和0 (k)构造出H(k)，再经过逆变换求出冲击响应。 四、【附图说明】 图1为滤波器组整体结构； 图2为不同长度单级CIC滤波器的频谱特性； 图3为不同级联数的10阶CIC滤波器频谱特性； 图4为CIC补偿滤波器幅频响应曲线； 图5为FIR4抽1频率响应曲线； 图6为滤波器组级联得到的频率响应； 图7为抽取前后频谱对比； 图8为采用不同量化位数滤波器的频率响应。 五、【具体实施方式】 本专利技术是基于FPGA的数据采集装置，主要是E_A模数转换器调制器输出的高速 串行数据流需要通过一系列的滤波和抽取得到导航计算机可用的加速度数据。下面将结合 附图对本专利技术的实现做进一步的详细说明。 如图1所示，E-A调制器输出SkHz数据流首先经过抽样率为10的CIC滤波器， 该滤波器为第一级，其结构简单实现的降采样率较大但在通带内衰减较为严重，因此采用 CIC补偿滤波器用来作为CIC滤波器的后级滤波器，并实现2倍的抽取。这级滤波器的幅频 响应是CIC滤波器幅频响应的倒数，因此其级联后的通带很平坦，达到补偿的目的。LCIC滤波器的特性 梳状滤波器可以表示为： H(Z)=I-Zr (4) 其中R表示滤波器的阶数，和抽取倍数相同。图2显示了当R不同时，单级CIC滤 波器的频谱特性。由其频谱特性可以看出，无论R的大小如何，频谱特性的第一旁瓣幅值相 对主瓣的差值几乎固定，且很小。 对于N阶CIC滤波器级联其幅频响应为： 图3给出了当R为10,N为1、2、3和5时的幅频响应图。随着级联阶数的提高，通 带边缘衰减越快，需要对其进行补偿。 2.FIR补偿滤波器特性 根据前一级CIC滤波器的幅频特性，可以得出CIC补偿滤波器通带的幅频响应 是： 图4是CIC补偿滤波器的幅频特性曲线，设计阶数为80阶，通带截止频率设置在 IOOHz频率处。可以看出其在通带有明显的提升用来补偿CIC滤波器在通带边缘的衰减。 3.FIR滤波器特性 观察实际设计效果来确定滤波器是否最优，通过调整参数使补偿滤波器和CIC滤 波器级联后的频率响应达到最佳，最后得出，滤波器需要142阶，-3dB频率约为45. 5Hz，滤 波器的幅频响应曲线如图5所示。右上角是其在通带的局部放大曲线。 4?滤波器组级联特性 图6是滤波器组级联得到的频率响应，其通带纹波为0. 0078dB，通带_3dB频率为 48Hz，阻带衰减优于150dB，过渡带为35Hz，远小于单片ADC自带滤波器0. 6kHz过渡带。 5.信号抽取前后频谱分析 较高采样率给后续的数据处理带来了不必要的压力，为此需要降低数字信号的频 率，即对信号进行抽取。图7是对原序列进行4倍抽取前后信号频谱示意图，以及在抽取前 的低通滤波器避免了频谱的混叠。 6?滤波器系数的量化分析 数字滤波器在使用硬件实现时，滤波器系数都是有限字长的，因此实际实现的滤 波器会存在一些误差。本专利技术中通过仿真试验来确定最终的滤波器系数长度，并分析滤波 器系数的量化对系统设计中定性的影响和相应的解决办法。如图8所示，采用142阶等纹 波FIR滤波器，它的通带边缘为0. 2 ，阻带边缘为0. 3 ，阻带衰减为160dB。把这些系数 分别用32位和16位表示，然后使用matlab进行分析得到的结果。【主权项】1. 一种适用于捷联惯性导航的高精度加速度数模转换数字滤波器，其特征在于，它包 括抽样梳状滤波本文档来自技高网...

【技术保护点】
一种适用于捷联惯性导航的高精度加速度数模转换数字滤波器，其特征在于，它包括抽样梳状滤波器、FIR二抽一补偿滤波器、和FIR四抽一滤波器；所述抽样梳状滤波器是采用由Hogenauer提出的一种高效的降采样滤波器结构实现的，用于实现高倍率的降频；所述FIR二抽一补偿滤波器是通过matlab中的‘fir2’函数产生，该函数可以设计多通带任意响应曲线相位FIR滤波器，该滤波器主要用于补偿前级CIC滤波器在通带边缘的衰减并实现二倍的抽取；所述FIR四抽一滤波器采用Parks‑McClellan算法来计算最优滤波器的系数，该滤波器采用通带纹波低，过度带窄，阻带衰减大，滤波器阶数高的滤波器。

【技术特征摘要】

【专利技术属性】
技术研发人员：高伟，王国臣，张卓，夏秀玮，卢宝峰，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：黑龙江;23