一种锁存器和锁存器输出方法技术

技术编号:12343924 阅读:277 留言:0更新日期:2015-11-18 17:13
一种锁存器和锁存器输出方法。本发明专利技术公开了一种锁存器,包括:锁存单元、第一输入端口、选择端口、输出端口、第一晶体管、第二晶体管;所述锁存单元包括:第一反相器、第二反相器;所述第一反相器的输入端与所述第二反相器的输出端连接,所述第一反相器的输出端与所述第二反相器的输入端以及所述输出端口连接;所述第一晶体管的栅极与所述第一输入端口连接,所述第一晶体管的漏极与所述第一反相器的输出端连接,所述第一晶体管的源极与所述第二晶体管的漏极相连,所述第二晶体管的栅极与所述选择端口连接,所述第二晶体管的源极接地;本申请通过第一输入端口直接修改锁存单元锁存的数据来调试NAND FLASH电路,不需要对存储阵列ARRAY进行频繁的擦写读操作。

【技术实现步骤摘要】

本申请涉及锁存器
,特别是涉及一种锁存器和一种锁存器输出方法。
技术介绍
NAND FLASH是一种非易失闪存,NAND FLASH芯片在出厂前在性能上往往不一定满足出厂要求,因而需要通过修改NAND FLASH芯片的修复trim值进行修复。具体过程为,NAND FLASH芯片上电时将存储队列ARRAY中存储的trim值锁存到锁存器LATCH中,通过LATCH中锁存的值来修复电路,但是现有的NAND FLASH芯片的LATCH中的值无法通过外部接口改变,修复阶段为了获得芯片的最佳默认trim值,需要频繁的擦写ARRAY,然后再上电读出到LATCH中监测芯片工作状态,导致测试过程繁琐。
技术实现思路
鉴于上述问题,提出了本申请实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种锁存器和相应的一种锁存器输出方法。为了解决上述问题,本申请实施例公开了一种锁存器,包括:锁存单元、第一输入端口、选择端口、输出端口、第一晶体管、第二晶体管;所述锁存单元包括:第一反相器、第二反相器;所述第一反相器的输入端与所述第二反相器的输出端连接,所述第一反相器的输出端与所述第二反相器的输入端以及所述输出端口连接;所述第一晶体管的栅极与所述第一输入端口连接,所述第一晶体管的漏极与所述第一反相器的输出端连接,所述第一晶体管的源极与所述第二晶体管的漏极相连,所述第二晶体管的栅极与所述选择端口连接,所述第二晶体管的源极接地;所述选择端口用于接收寻址信号,当所述选择端口接收所述寻址信号后所述第二晶体管导通;所述第一输入端口用于,当所述第二晶体管导通后,接收第一调试信号,当所述第一输入端口接收所述第一调试信号后,所述第一晶体管导通;所述锁存单元用于,当所述第一晶体管导通后,接收所述第一调试信号;所述输出端口用于输出所述第一调试信号。优选的,所述锁存器还包括:第二输入端口、第三晶体管;所述第三晶体管的栅极与所述第二输入端口连接,所述第三晶体管的漏极与所述第二反相器的输出端连接,所述第三晶体管的源极与所述第一晶体管的源极以及所述第二晶体管的漏极连接;所述第二输入端口用于接收第二调试信号,所述第三晶体管在所述第二输入端口接收所述第二调试信号后导通,所述第二调试信号与所述第一调试信号反向;所述锁存单元还用于当所述第三晶体管导通后,接收所述第二调试信号;所述第一反相器用于向所述第二反相器发送第一调试信号,所述第二反相器用于向所述第一反相器发送第二调试信号。优选的,所述锁存器还包括:第三输入端口、第四晶体管;所述第四晶体管的栅极与所述第三输入端口连接,所述第四晶体管的漏极与所述第一晶体管的漏极以及所述第一反相器的输入端连接,所述第四晶体管的源极接地;所述第三输入端口用于,在所述选择端口未接收寻址信号时,接收存储队列发送的第三调试信号;所述锁存单元还用于接收所述第三调试信号,所述输出端口还用于输出第三调试信号。优选的,所述锁存器还包括:复位端口、第五晶体管、第六晶体管;所述复位端口与所述第五晶体管的栅极以及所述第六晶体管的栅极连接,所述第五晶体管的漏极与所述第二反相器的输出端以及所述第三晶体管的漏极连接,所述第五晶体管的源极与所述第六晶体管的漏极相连,所述第六晶体管的源极接地;所述复位端口用于接收复位信号,在所述复位端口接收所述复位信号后,所述第五晶体管以及所述第六晶体管导通,所述锁存单元复位。优选的,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管以及所述第六晶体管为NMOS晶体管。同时,本申请还公开了一种锁存器输出方法,其中,所述锁存器包括:锁存单元、第一输入端口、选择端口、输出端口、第一晶体管、第二晶体管;所述锁存单元包括:第一反相器、第二反相器;所述第一反相器的输入端与所述第二反相器的输出端连接,所述第一反相器的输出端与所述第二反相器的输入端以及所述输出端口连接;所述第一晶体管的栅极与所述第一输入端口连接,所述第一晶体管的漏极与所述第一反相器的输出端连接,所述第一晶体管的源极与所述第二晶体管的漏极相连,所述第二晶体管的栅极与所述选择端口连接,所述第二晶体管的源极接地;所述方法包括:向所述选择端口发送寻址信号,当所述选择端口接收所述寻址信号后所述第二晶体管导通;当所述第二晶体管导通后,向所述第一输入端口发送第一调试信号,当所述第一输入端口接收所述第一调试信号后,所述第一晶体管导通;将所述第一调试信号发送至所述锁存单元;通过所述输出端口输出所述第一调试信号。优选的,所述锁存器还包括:第二输入端口、第三晶体管;所述第三晶体管的栅极与所述第二输入端口连接,所述第三晶体管的漏极与所述第二反相器的输出端连接,所述第三晶体管的源极与所述第一晶体管的源极以及所述第二晶体管的漏极连接;所述方法还包括:向所述第二输入端口发送第二调试信号,所述第三晶体管在所述第二输入端口接收所述第二调试信号后导通,所述第二调试信号与所述第一调试信号反向;所述第三晶体管导通后,将所述第二调试信号发送至所述锁存单元;采用所述第一反相器向所述第二反相器发送第一调试信号;采用所述第二反相器向所述第一反相器发送第二调试信号。优选的,所述锁存器还包括:第三输入端口、第四晶体管;所述第四晶体管的栅极与所述第三输入端口连接,所述第四晶体管的漏极与所述第一晶体管的漏极以及所述第一反相器的输入端连接,所述第四晶体管的源极接地;所述方法还包括:在所述选择端口未接收寻址信号时,向所述第三输入端口发送第三调试信号;将所述第三调试信号发送至所述锁存单元;采用所述输出端口输出所述第三调试信号;优选的,所述锁存器还包括:复位端口、第五晶体管、第六晶体管;所述复位端口与所述第五晶体管的栅极以及所述第六晶体管的栅极连接,所述第五晶体管的漏极与所述第二反相器的输出端以及所述第三晶体管的漏极连接,所述第五晶体管的源极与所述第六晶体管的漏极相连,所述第六晶体管的源极接地;所述方法还包括:向所述复位端口发送复位信号,在所述复位端口接收所述复位信号后,所述第五晶体管以及所述第六晶体管导通,所述锁存单元复位。优选的,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管以及所述第六晶体管为NMOS晶体管。本申请实施例包括以下优点:本申请中每个锁存器对应一个单一地址,通过地址译码经选择端口(SEL)选中锁存器,然后第一输入端口直接修改锁存单元锁存的数据来调试NAND FLASH电路,不需要对存储阵列ARRAY进行频繁的擦写读操作,简化了调试过程,避免繁琐擦写存储队列。本申请中锁存器还设有第二输入端口,第二输入端口的输入信号与第一输入端口的输入信号相反,调试时同时向第一、第二输入信号,使当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种锁存器,其特征在于,包括:锁存单元、第一输入端口、选择端口、输出端口、第一晶体管、第二晶体管;所述锁存单元包括:第一反相器、第二反相器;所述第一反相器的输入端与所述第二反相器的输出端连接,所述第一反相器的输出端与所述第二反相器的输入端以及所述输出端口连接;所述第一晶体管的栅极与所述第一输入端口连接,所述第一晶体管的漏极与所述第一反相器的输出端连接,所述第一晶体管的源极与所述第二晶体管的漏极相连,所述第二晶体管的栅极与所述选择端口连接,所述第二晶体管的源极接地;所述选择端口用于接收寻址信号,当所述选择端口接收所述寻址信号后所述第二晶体管导通;所述第一输入端口用于,当所述第二晶体管导通后,接收第一调试信号,当所述第一输入端口接收所述第一调试信号后,所述第一晶体管导通;所述锁存单元用于,当所述第一晶体管导通后,接收所述第一调试信号;所述输出端口用于输出所述第一调试信号。

【技术特征摘要】

【专利技术属性】
技术研发人员:苏志强丁冲陈立刚谢瑞杰
申请(专利权)人:北京兆易创新科技股份有限公司
类型:发明
国别省市:北京;11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1