一种中低压沟槽功率MOSFET器件外延片结构制造技术

技术编号:12321512 阅读:100 留言:0更新日期:2015-11-14 03:56
本实用新型专利技术公开了一种中低压沟槽功率MOSFET器件外延片结构,包括衬底和外延层,所述外延层具有沟槽结构,该沟槽结构包含挖出来的沟槽及沟槽内壁附着的绝缘栅氧化层以及栅极导电多晶硅,所述外延层还依次包括P型阱区注入层、N型源极区注入层、绝缘介质层、孔层以及填入孔内的源极金属层,所述外延层内还包括耐压调整注入层。实现了一定范围内的提升或者降低功率MOSFET器件的单胞耐压,从而实现一种规格的外延片可以跑多种耐压的产品。通过工艺上的略微调整来实现相同的功能,实现单一规格采购,降低了外延片的采购成本,缩短了临近耐压规格需求新产品的开发时间。

【技术实现步骤摘要】

本技术属于半导体器件
,特别涉及一种中低压沟槽功率MOSFET器件外延片结构
技术介绍
在现有技术中,对于中低压功率MOSFET器件,都是采用一种外延片规格对应一种耐压需求的产品。比如电阻率为0.75ohm.cm,厚度为6.5um的一种N型外延娃片,可以用它来做一款耐压在65伏到70伏的沟槽型功率MOSFET产品。但是如果要一款耐压在70伏到75伏,或者耐压在60伏到65伏耐压的产品,则需要重新定义一款新的规格外延硅片。这样同一款外延片通用性上会受到很大的限制。如有临近电压需求的新产品,几乎都是通过重新采购新的外延片来实现。如图1至3所示,是现有技术中中低压沟槽功率MOSFET器件外延片结构生成示意图。图1是外延片准备的结构示意图,图2是挖深沟槽、生长栅极氧化层和填导电多晶硅后的结构示意图,图3是进行P-注入、N+注入、淀积绝缘介质层、挖孔和填源极金属后的结构示意图。
技术实现思路
本技术的目的是提供一种中低压沟槽功率MOSFET器件外延片结构,以解决现有技术中外延片耐压规格单一的问题。本技术的技术方案是,一种中低压沟槽功率MOSFET器件外延片结构,包括衬底和外延层,所述外延层具有沟槽结构,该沟槽结构包含挖出来的沟槽及沟槽内壁附着的绝缘栅氧化层以及栅极导电多晶硅,所述外延层还依次包括P型阱区注入层、N型源极区注入层、绝缘介质层、孔层以及填入孔内的源极金属层,所述外延层内还包括耐压调整注入层。本技术通过增加一步简单注入层(几乎不增加成本)来实现一定范围内的提升或者降低功率MOSFET器件的单胞耐压,从而实现一种规格的外延片可以跑多种耐压的产品。通过工艺上的略微调整来实现相同的功能,实现单一规格采购,降低了外延片的采购成本,缩短了临近耐压规格需求新产品的开发时间。【附图说明】图1是现有技术中中低压沟槽功率MOSFET器件外延片准备结构示意图。图2是现有技术中中低压沟槽功率MOSFET器件外延片生成环节其中的一个结构示意图。图3是现有技术中中低压沟槽功率MOSFET器件外延片生成后的结构示意图。图4是本技术实施例中MOSFET器件外延片生成环节其中的一个结构示意图。图5是本技术实施例中MOSFET器件外延片生成环节其中的另一个结构示意图。图6是本技术实施例中MOSFET器件外延片生成后的结构示意图。其中,I为衬底,2为外延层,3为沟槽结构(包含挖出来的沟槽及沟槽内壁附着的绝缘栅氧化层以及栅极导电多晶硅),4为P-区,也叫P型阱区,5为N+区,也叫N型源极区,6为绝缘介质层,7为孔层,8为孔内填的源极金属层,9为耐压调整注入层。【具体实施方式】如图6所示,一种中低压沟槽功率MOSFET器件外延片结构,包括衬底和外延层,所述外延层具有沟槽结构,该沟槽结构包含挖出来的沟槽及沟槽内壁附着的绝缘栅氧化层以及栅极导电多晶硅,所述外延层还依次包括P型阱区注入层、N型源极区注入层、绝缘介质层、孔层以及填入孔内的源极金属层,所述外延层内在P型阱区注入层下还包括耐压调整注入层。如图1、4、5和6所示,实现图6所示外延片结构的工艺包括:准备外延片,根据产品耐压的特定需求在外延层进行耐压调整注入,然后挖深沟槽,生长栅极氧化层,填导电多晶硅。最后,进行P-区注入,N+区注入,淀积绝缘介质层,挖孔,填源极金属。图4是本技术根据产品耐压的特定需求进行耐压调整注入后的结构示意图,图5是本技术进行挖深沟槽、生长栅极氧化层和填导电多晶硅后的结构示意图,图6是本技术进行P-注入、N+注入、淀积绝缘介质层、挖孔和填源极金属后的结构示意图。本技术一种通过只增加一步简单的注入层工序,几乎不增加成本的前提下,实现产品耐压能力一定范围内的单胞耐压的调整。对于N型功率MOSFET器件,通过注入硼元素离子可以提升单胞结构的耐压,通过注入磷元素离子可以降低单胞结构的耐压。对于P型功率MOSFET器件,通过注入磷元素离子可以提升单胞结构的耐压,通过注入硼元素离子可以降低单胞结构的耐压。通过注入的方法实现整个器件耐压的提升的同时,器件的导通电阻会得到增加。通过注入的方法实现整个器件耐压的降升的同时,器件的导通电阻会得到降低。本技术实现一定范围内的提升或者降低功率MOSFET器件的单胞耐压,从而实现一种规格的外延片可以跑多种耐压的产品。好处在于:I)通过这种耐压调整的方法,新产品开发参数准确性明显提升,从而缩短新产品开发的周期;2)对于外延片生产厂家而言,降低了外延片的生产制造成本(因为单一规格大批量外延片的制造成本是要明显要低于多规格小批量外延片的平均制造成本);3)简化了库存管理成本(因为备货单一,库存备货压力会显著降低)。【主权项】1.一种中低压沟槽功率MOSFET器件外延片结构,包括衬底和外延层,所述外延层具有沟槽结构,该沟槽结构包含挖出来的沟槽及沟槽内壁附着的绝缘栅氧化层以及栅极导电多晶硅,所述外延层还依次包括P型阱区注入层、N型源极区注入层、绝缘介质层、孔层以及填入孔内的源极金属层,其特征在于,所述外延层内还包括耐压调整注入层。【专利摘要】本技术公开了一种中低压沟槽功率MOSFET器件外延片结构,包括衬底和外延层,所述外延层具有沟槽结构,该沟槽结构包含挖出来的沟槽及沟槽内壁附着的绝缘栅氧化层以及栅极导电多晶硅,所述外延层还依次包括P型阱区注入层、N型源极区注入层、绝缘介质层、孔层以及填入孔内的源极金属层,所述外延层内还包括耐压调整注入层。实现了一定范围内的提升或者降低功率MOSFET器件的单胞耐压,从而实现一种规格的外延片可以跑多种耐压的产品。通过工艺上的略微调整来实现相同的功能,实现单一规格采购,降低了外延片的采购成本,缩短了临近耐压规格需求新产品的开发时间。【IPC分类】H01L21/265, H01L29/78, H01L21/20【公开号】CN204760391【申请号】CN201520429715【专利技术人】陆怀谷 【申请人】深圳市谷峰电子有限公司, 香港谷峰半导体有限公司【公开日】2015年11月11日【申请日】2015年6月19日本文档来自技高网...

【技术保护点】
一种中低压沟槽功率MOSFET器件外延片结构,包括衬底和外延层,所述外延层具有沟槽结构,该沟槽结构包含挖出来的沟槽及沟槽内壁附着的绝缘栅氧化层以及栅极导电多晶硅,所述外延层还依次包括P型阱区注入层、N型源极区注入层、绝缘介质层、孔层以及填入孔内的源极金属层,其特征在于,所述外延层内还包括耐压调整注入层。

【技术特征摘要】

【专利技术属性】
技术研发人员:陆怀谷
申请(专利权)人:深圳市谷峰电子有限公司香港谷峰半导体有限公司
类型:新型
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1