一种共源共栅全集成低漏失线性稳压器电路制造技术

本发明专利技术公开了一种共源共栅全集成低漏失线性稳压器电路，通过引入共源共栅电流源取代CAFVF-LDO电路中传统的单晶体管电流源，增大了重载条件下CAFVF-LDO电路的环路增益；同时结合CCS的结构特点，引入了共源共栅补偿技术，相比此前的CAFVF-LDO，本发明专利技术电路借助很小的片内补偿电容，不仅实现在更低的负载电流条件下稳定工作，而且共源共栅补偿电容还拓宽了重载条件下LDO电路的单位增益频率，进一步改善了电路的负载瞬态响应性能。本发明专利技术作为一种共源共栅全集成低漏失线性稳压器电路可广泛应用于集成电路领域。

【技术实现步骤摘要】
一种共源共栅全集成低漏失线性稳压器电路
本专利技术涉及集成电路领域，尤其是一种共源共栅全集成低漏失线性稳压器电路。
技术介绍
低漏失(Low-dropout,LDO)线性稳压器是一种适用于片上系统(System-on-a-chip,SoC)应用的低成本电源管理解决方案。图1所示是传统的LDO稳压器的结构示意图，它由一个运放驱动一个功率管加上反馈电阻网络构成。为了实现稳定，输出端往往需要接一个具有合适等效串联电阻(Resr)的负载电容。相比传统的LDO稳压器，近来基于倒向电压跟随器结构(FlippedVoltageFollower,FVF)的单晶体管控制(SingleTransistorControl,STC)LDO稳压器电路因为具有结构简单以及优异的瞬态响应特性等优点，从而得到了人们越来越多的关注，其电路结构如图2所示。此外，单晶体管控制LDO稳压器(以下简称，STC-LDO)的稳定性可以不依赖输出电容，主极点可以设在输出端也可以设在功率管栅极。因此，许多基于STC-LDO电路原理的无需片外电容的全集成LDO稳压器已被广泛报导和实现。然而，STC-LDO稳压器有两大缺点：其一，由于电路结构简单，导致环路增益低(可能小于40dB)，从而使得负载调整率较差；其二，如图2所示，STC-LDO稳压器有最小负载限制，当负载较低时，功率管MP栅极电压需要变大来降低过驱动电压从而降低输出电流，而此时控制晶体管MC很可能进入线性区，从而使得稳压器的输出电压精度下降。为了解决STC-LDO稳压器存在的问题，一个NMOS晶体管被加进STC-LDO稳压器电路，构成了所谓的共源共栅倒向电压跟随器(CascodedFlippedVoltageFollower,CAFVF)结构的LDO稳压器(以下简称CAFVF-LDO)，其电路结构如图3所示。相比图2的STC-LDO，CAFVF-LDO稳压器由于插入的NMOS管M2作为共栅放大级，提供了额外的环路增益，从而改善了电路的负载调整率。此外，图3中控制晶体管M1的漏极电压VA也被限定为VBIAS-VGS,M2，而VGS,M2则由M2的晶体管尺寸和电流源I'BIAS2共同决定，因此STC-LDO面临的最小电流负载限制问题在这里得到了极大地缓解。图4所示是传统的共源共栅电流源(CascodeCurrentSource,以下简称CCS)结构。CCS被证明可以通过增大共源级晶体管的输出阻抗从而可以有效地增大运放电路的环路增益。与通过增加额外的共源级来获得增益增加的方法相比，CCS不会引入额外的高阻节点，也即不会引入额外的低频极点。如图4所示，从P点看进去的电阻为CCS作为负载时的输出电阻，定义为RS,RS可以表示为：RS＝[1+(gm3+gmb3)ro3]ro2+ro3(1)其中gm3,gmb3,ro3分别为M3的跨导,体效应跨导和沟道长度调制电阻，ro2为M2的沟道长度调制电阻。式(1)是基于M2和M3均工作在饱和区的前提下推出的结果，如果进一步忽略体效应影响，并且考虑到gm3ro3＞＞1,gm3ro2＞＞1，式(1)可以进一步简化为：RS＝gm3ro3ro2(2)从式(2)可以看到，当作为共源级晶体管输出负载使用时，CCS的输出阻抗是传统的单晶体管电流源输出阻抗(ro2)的M3的开环增益大小(gm3ro3)倍。因而，CCS确实具有增大环路增益的功能。正如上面我们已经提到，上述结果都是在M2和M3工作于饱和区的前提下得到的，实际情况下，M3会因为P点的电位足够低而进入三极管区甚至是深三极管区，此时，gm3和ro3均变得很小，从而可以忽略不计，从而式(1)可以改写为：RS≈ro2(3)从式(3)可以看到，此时CCS作负载的输出阻抗跟单晶体管电流源相同，没有增益增加的效果。
技术实现思路
为了解决上述技术问题，本专利技术的目的是：提供一种可实现在较低的电流负载情况下工作、改善负载调整特性的低漏失线性稳压器电路。本专利技术所采用的技术方案是：一种共源共栅全集成低漏失线性稳压器电路，包括有输出电压控制PMOS、共栅增益级NMOS、共源共栅PMOS、第一偏置电流源、第二偏置电流源、第一偏置电压源、第二偏置电压源、控制电压源以及稳压器输出PMOS功率管的核心电路；所述稳压器输出PMOS功率管的源极和第二偏置电流源的正端均用于连接电源输入端，所述共源共栅PMOS的源极与第二偏置电流源的负端连接，所述共源共栅PMOS的栅极与第二偏置电压源的正端连接，所述共源共栅PMOS的漏极分别与共栅增益级NMOS的漏极、稳压器输出PMOS功率管的栅极连接，所述共栅增益级NMOS的栅极与第一偏置电压源的正端连接，所述稳压器输出PMOS功率管的漏极与输出电压控制PMOS的源极连接，所述共栅增益级NMOS的源极与输出电压控制PMOS的漏极连接，所述输出电压控制PMOS的漏极与第一偏置电流源的正端连接，所述输出电压控制PMOS的栅极与控制电压源的正端连接，所述稳压器输出PMOS功率管的漏极为稳压器电路输出端，所述第一偏置电流源、第一偏置电压源、第二偏置电压源和控制电压源的负端均接地。进一步，所述核心电路还包括有共源共栅补偿电容，所述共源共栅PMOS的源极和稳压器输出PMOS功率管的漏极通过共源共栅补偿电容连接。进一步，所述核心电路中包括有第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管和第三PMOS管，所述第二PMOS管的源极和第一PMOS管的源极均用于连接电源输入端，所述第二PMOS管的栅极和第一PMOS管的栅极连接，所述第二PMOS管的漏极与栅极连接并作为第一偏置电压源的正端，所述第一PMOS管的漏极作为第二偏置电流源的负端，所述第二PMOS管的漏极还连接有第三PMOS管的源极，所述第三PMOS管的漏极与栅极连接并作为第二偏置电压源的正端，所述第三PMOS管的漏极还连接有第二NMOS管的漏极，所述第一NMOS管的漏极作为第一偏置电流源的正端，所述第二NMOS管的源极和第一NMOS管的源极均接地，所述第二NMOS管的栅极和第一NMOS管的栅极均用于连接外部偏置电流源电路。进一步，所述核心电路中还包括有第三NMOS管和第四PMOS管，所述第三NMOS管的栅极用于连接外部偏置电流源电路，所述第三NMOS管的源极接地，所述第三NMOS管的漏极与第四PMOS管的漏极连接，所述第四PMOS管的漏极和栅极连接并作为控制电压源的正端，所述第四PMOS管的源极用于连接外部基准电压缓冲级电路。进一步，还包括有外部偏置电流源电路和外部基准电压缓冲级电路；所述核心电路分别与外部偏置电流源电路和外部基准电压缓冲级电路连接。进一步，所述外部基准电压缓冲级电路为单位增益连接的二级运放结构。本专利技术的有益效果是：本专利技术通过引入CCS取代CAFVF-LDO电路中传统的单晶体管电流源，增大了重载条件下CAFVF-LDO电路的环路增益；同时结合CCS的结构特点，引入了共源共栅补偿技术，相比此前的CAFVF-LDO，本专利技术电路借助很小的片内补偿电容，不仅实现在更低的负载电流条件下稳定工作，而且共源共栅补偿电容还拓宽了重载条件下LDO电路的单位增益频率，进一步改善了电路的负载瞬态响应性能。附图说明图1为传统LDO稳压器电路结构示意图；图2为STC-LDO本文档来自技高网...

【技术保护点】
一种共源共栅全集成低漏失线性稳压器电路，其特征在于：包括有输出电压控制PMOS（M14）、共栅增益级NMOS（M15）、共源共栅PMOS（M16）、第一偏置电流源（IBIAS1）、第二偏置电流源（IBIAS2）、第一偏置电压源（VBIAS1）、第二偏置电压源（VBIAS2）、控制电压源（VCTRL）以及稳压器输出PMOS功率管（MP）的核心电路；所述稳压器输出PMOS功率管（MP）的源极和第二偏置电流源（IBIAS2）的正端均用于连接电源输入端，所述共源共栅PMOS（M16）的源极与第二偏置电流源（IBIAS2）的负端连接，所述共源共栅PMOS（M16）的栅极与第二偏置电压源（VBIAS2）的正端连接，所述共源共栅PMOS（M16）的漏极分别与共栅增益级NMOS（M15）的漏极、稳压器输出PMOS功率管（MP）的栅极连接，所述共栅增益级NMOS（M15）的栅极与第一偏置电压源（VBIAS1）的正端连接，所述稳压器输出PMOS功率管（MP）的漏极与输出电压控制PMOS（M14）的源极连接，所述共栅增益级NMOS（M15）的源极与输出电压控制PMOS（M14）的漏极连接，所述输出电压控制PMOS（M14）的漏极与第一偏置电流源（IBIAS1）的正端连接，所述输出电压控制PMOS（M14）的栅极与控制电压源（VCTRL）的正端连接，所述稳压器输出PMOS功率管（MP）的漏极为稳压器电路输出端，所述第一偏置电流源（IBIAS1）、第一偏置电压源（VBIAS1）、第二偏置电压源（VBIAS2）和控制电压源（VCTRL）的负端均接地。...

【技术特征摘要】
1.一种共源共栅全集成低漏失线性稳压器电路，其特征在于：包括有输出电压控制PMOS（M14）、共栅增益级NMOS（M15）、共源共栅PMOS（M16）、第一偏置电流源（IBIAS1）、第二偏置电流源（IBIAS2）、第一偏置电压源（VBIAS1）、第二偏置电压源（VBIAS2）、控制电压源（VCTRL）以及稳压器输出PMOS功率管（MP）的核心电路；所述稳压器输出PMOS功率管（MP）的源极和第二偏置电流源（IBIAS2）的正端均用于连接电源输入端，所述共源共栅PMOS（M16）的源极与第二偏置电流源（IBIAS2）的负端连接，所述共源共栅PMOS（M16）的栅极与第二偏置电压源（VBIAS2）的正端连接，所述共源共栅PMOS（M16）的漏极分别与共栅增益级NMOS（M15）的漏极、稳压器输出PMOS功率管（MP）的栅极连接，所述共栅增益级NMOS（M15）的栅极与第一偏置电压源（VBIAS1）的正端连接，所述稳压器输出PMOS功率管（MP）的漏极与输出电压控制PMOS（M14）的源极连接，所述共栅增益级NMOS（M15）的源极与输出电压控制PMOS（M14）的漏极连接，所述输出电压控制PMOS（M14）的漏极与第一偏置电流源（IBIAS1）的正端连接，所述输出电压控制PMOS（M14）的栅极与控制电压源（VCTRL）的正端连接，所述稳压器输出PMOS功率管（MP）的漏极为稳压器电路输出端，所述第一偏置电流源（IBIAS1）、第一偏置电压源（VBIAS1）、第二偏置电压源（VBIAS2）和控制电压源（VCTRL）的负端均接地；所述核心电路还包括有共源共栅补偿电容（Ca），所述共源共栅PMOS（M16）的源极和稳压器输出PMOS功率管（MP）的漏极通过共源共栅补偿电容（Ca）连接。2.根据权利要求1所述的一种共源共栅全集成低漏失线性稳压器电路，其特征在于：所述核心电路中包括有第一NM...

【专利技术属性】
技术研发人员：郭建平，李广翔，陈弟虎，
申请(专利权)人：中山大学，
类型：发明
国别省市：广东;44