本实用新型专利技术公开一种基于PLL锁相环与分频器的程控倍频装置，包括程控分频PFD鉴相器、单片机、显示模块、独立按键模块、低通滤波模块、压控晶振模块、倍频信号缓冲反馈和输出模块、高通滤波模块、阻抗匹配模块、参考时钟缓冲模块、时钟信号输入模块；本实用新型专利技术采用单片机作为微控制中心，以带有鉴相与程控分频功能的频率合成芯片ADF4106作为频率合成中心，通过低通滤波电路与高频、低噪声压控晶振VCXO产生倍频信号，以时钟缓冲芯片ADCLK905和ADCLK925缓冲输入与输出信号并实现倍频信号输出，然后分别通过TFT液晶显示模块和独立按键模块实现数据显示与用户设置，结构简单，电路稳定，能够实现宽范围频率信号输出，相位噪声低，实用性强。
【技术实现步骤摘要】
本技术设及一种基于化L锁相环与分频器的程控倍频装置，属于射频通信电 子
技术介绍
高频信号发生器在电子行业有着极其广泛的应用，它主要可W分为两类，一类是 幅度调节，另一类是频率调节，本技术主要设及频率调节方向。频率调节在模拟电路 与数字电路中均有着极其重要的应用，而该些模拟电路与数字电路又是组成各种系统的基 础。例如，射频通信、雷达、无线电、单片机与DSP数字信号处理时钟、扫频仪等等。在测试 LCR(电感、电容、电阻）网络时就需要扫频仪，其原理就是通过改变输入被测网络的信号频 率，测试出LCR网络的电阻性、电感性和电容性。电阻性主要表现为对电信号的阻碍作用， 电感性和电容性主要表现为对信号的时延迟作用。而在射频通信方向，通过宽范围的改变 频率从而调制与解调发射或者接收到的信号，对于提高传输信号的抗干扰性能有着极其重 要的作用。高性能单片机（MCU)与数字信号处理巧片（DSP)对时钟有着严格的要求，为了达 到高性能，需要高频率、低相位噪声时钟信号。 低相位噪声、宽范围频率输出装置有着许多不同的实现方式，传统的高性能频率 输出装置为了提高输出频率范围和降低信号相位噪声，往往电路设计复杂，体积庞大，价格 昂贵。在一些应用领域，往往需要一些低成本的高性能频率合成装置，该是目前急需要解决 的问题。
技术实现思路
本技术所要解决的技术问题是；针对现有技术的缺陷，本技术是基于 P化锁相环与分频器的程控倍频装置，采用单片机作为微控制中屯、，w带有鉴相与程控分频 功能的频率合成巧片ADF4106作为频率合成中屯、，通过低通滤波电路与高频、低噪声压控 晶振VCX0产生倍频信号，W时钟缓冲巧片ADCL脚05和ADCL脚25缓冲输入与输出信号并实 现倍频信号输出，然后分别通过TFT液晶显示模块和独立按键模块实现数据显示与用户设 置，结构简单，电路稳定，能够实现宽范围频率信号输出，相位噪声低，实用性强。 本技术技术方案如下： -种基于化L锁相环与分频器的程控倍频装置，包括程控分频P抑鉴相器、单片 机、显示模块、独立按键模块、低通滤波模块、压控晶振模块、倍频信号缓冲反馈和输出模 块、高通滤波模块、阻抗匹配模块、参考时钟缓冲模块、时钟信号输入模块； 所述单片机分别与显示模块、独立按键模块、程控分频P抑鉴相器相连； 所述时钟信号输入模块、参考时钟缓冲模块、阻抗匹配模块、高通滤波模块、程控 分频PFD鉴相器、低通滤波模块、压控晶振模块、倍频信号缓冲反馈和输出模块依次相连； 所述倍频信号缓冲反馈和输出模块还与程控分频P抑鉴相器相连。 作为本技术的进一步优化方案，所述参考输入时钟缓冲模炔基于ADCLK905 巧片。 作为本技术的进一步优化方案，所述倍频信号缓冲反馈和输出模炔基于 ADCLK925巧片。 作为本技术的进一步优化方案，所述程控可分频P抑鉴相器采用ADF4106巧 片。 作为本技术的进一步优化方案，所述单片机采用MSP430F5529单片机。 作为本技术的进一步优化方案，所述显示模块采用TFT液晶显示器。 作为本技术的进一步优化方案，程控倍频装置的电路包括有源晶振巧片、时 钟缓冲模块ADCLK905巧片、压控晶振SAR0NIX巧片、程控分频P抑鉴相器ADF4106巧片、 倍频信号缓冲反馈和输出模块ADCLK925巧片、第一电阻、第二电阻、第S电阻、第四电阻、 第五电阻、第六电阻、第走电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、 第十^电阻、第十四电阻、第十五电阻、第十六电阻、第十^;：电阻、第一电容、第二电容、第S 电容、第四电容、第五电容、第六电容、第走电容、第八电容、第九电容、第十电容、第十一电 容； 所述有源晶振的输出分别与第一电容的一端、第二电容的一端、ADCLK905巧片的 第十五引脚和第十六引脚相连，所述第一电容的另一端连接ADCLK905巧片的第一引脚； 所述ADCLK905巧片的第十一引脚分别连接第四电容的一端、第S电阻的一端，所 述第四电容的另一端连接第四电阻的一端，所述第S电阻的另一端、第四电阻的另一端均 接地；[001引所述ADCLK905巧片的第十二引脚分别连接第；电容的一端、第一电阻的一端，所 述第一电阻的另一端接地，所述第=电容的另一端分别连接第二电阻的一端、第五电容的 一端，所述第二电阻的另一端接地； 所述第五电容的另一端连接ADF4106巧片的第八引脚，所述ADF4106巧片的第一 引脚连接第五电阻的一端，所述第五电阻的另一端接地； 所述ADF4106巧片的第二引脚分别连接第八电阻的一端、第走电容的一端、第六 电容的一端，所述第走电容的另一端连接第走电阻的一端，所述第六电容的另一端、第走电 阻的另一端均接地； 所述第八电阻的另一端分别连接SAR0NIX巧片的第一引脚、第八电容的一端，所 述第八电容的另一端接地； 所述ADF4106巧片的第十引脚连接第六电阻的一端，所述第六电阻的另一端连接 电压； 所述ADF4106巧片的第五引脚连接第十四电容的一端，所述第十四电容的另一 端连接第十走电阻的一端，所述ADF4106巧片的第六引脚连接第十S电容的一端，所述第 十S电容的另一端连接第十六电阻的一端； 所述第十六电阻的另一端、第十走电阻的另一端分别连接ADCLK925巧片的第九 引脚、第十引脚，所述ADCLK925巧片的第九引脚、第十引脚的还分别连接第十五电阻的一 端、第十四电阻的一端，所述第十五电阻的另一端、第十四电阻的另一端均接地.[002引所述ADCL脚25巧片的第一引脚连接第九电容的一端，所述第九电容的另一端连 接SAR0NIX巧片的第四引脚；所述ADCLK925巧片的第二引脚分别连接第十电容的一端、 ADCLK925巧片的第十五引脚和第十六引脚，所述第十电容的另一端接地； 所述ADCLK925巧片的第十二引脚分别连接第九电阻的一端、第十一电阻的一端， 所述第十一电阻的另一端连接第十二电容的一端，所述第十二电容的另一端连接P1，P1接 地，所述第九电阻的另一端接地； 所述ADCLK925巧片的第十一引脚分别连接第十电阻的一端、第十二电阻的一端， 所述第十二电阻的另一端连接第十一电容的一端、第十一电容的另一端连接第十S电阻的 一端，所述第十电阻的另一端、第十S电阻的另一端接地。 本技术采用W上技术方案与现有技术相比，具有W下技术效果： 本技术采用单片机作为微控制中屯、，W带有鉴相与程控分频功能的频率合成 巧片ADF4106作为频率合成中屯、，通过低通滤波电路与高频、低噪声压控晶振VCX0产生倍 频信号，W时钟缓冲巧片ADCLK905和ADCLK925缓冲输入与输出信号并实现倍频信号输出， 然后分别通过TFT液晶显示模块和独立按键模块实现数据显示与用户设置，结构简单，电 路稳定，能够实现宽范围频率信号输出，相位噪声低，实用性强。 本技术的有益效果 本技术是基于化L锁相环与分频器的程控倍频装置，采用单片机作为微控 制中屯、，W带有鉴相与程控分频功能的频率合成巧片ADF4106作为频率合成中屯、，通过低 通滤波电路与高频、低噪声压控晶振VCX0产生倍频信号，W时钟缓冲巧片ADCLK90本文档来自技高网...
【技术保护点】
一种基于PLL锁相环与分频器的程控倍频装置，其特征是：包括程控分频PFD鉴相器、单片机、显示模块、独立按键模块、低通滤波模块、压控晶振模块、倍频信号缓冲反馈和输出模块、高通滤波模块、阻抗匹配模块、参考时钟缓冲模块、时钟信号输入模块； 所述单片机分别与显示模块、独立按键模块、程控分频PFD鉴相器相连；所述时钟信号输入模块、参考时钟缓冲模块、阻抗匹配模块、高通滤波模块、程控分频PFD鉴相器、低通滤波模块、压控晶振模块、倍频信号缓冲反馈和输出模块依次相连；所述倍频信号缓冲反馈和输出模块还与程控分频PFD鉴相器相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵益波，阮玮琪，张秀再，
申请(专利权)人：南京信息工程大学，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。