基于千兆网通讯多通道超声波并行高速采集硬件系统技术方案

技术编号:12099702 阅读:103 留言:0更新日期:2015-09-23 17:29
本发明专利技术涉及基于千兆网通讯多通道超声波并行高速采集硬件系统,由FPGA并行处理器、增量编码器、数字信号处理器、千兆网收发器、18路高速信号模数转换器、18路数模转换器以及18路模拟前端构成;本发明专利技术的有益效果为:结构简单,方便应用,提高了探伤的效率,保证探伤的可靠性,提高了生产效率、提高探伤设备的性价比。

【技术实现步骤摘要】

本专利技术是涉及一种用于钢轨超声波探伤领域的基于千兆网通讯多通道并行高速采集硬件系统。
技术介绍
在国内轨道探伤中都是采用国产的小推车或者进口的大型探伤车。在这些设备关键超声波采集系统中小推车的采集系统为分时串行采集速度很难提高,进口探伤车采集系统,虽然采集速度快,能保证探伤精度,但是设备过于庞大,不方便移动。为止本专利针对自主研发的中速探伤设备,开发了一套小型高速并行采集系统。不仅能提高探伤速度,保证探伤的精确性且减小系统干扰、提高可靠性、减小设备的体积和重量。
技术实现思路
本专利技术要解决的技术问题是提高超声探伤的采集速度,高集成采集系统,通过千兆网通讯提高通讯速度,减小系统干扰并降低采集系统的成本和维护费用。本专利技术的主要技术特点在于:由FPGA并行处理器、增量编码器、数字信号处理器、千兆网收发器、18路高速信号模数转换器、18路数模转换器以及18路模拟前端构成,其中FPGA并行处理器右侧通过并口与数字信号处理器相连,FPGA并行处理器下端通过并口与千兆网收发器相连,FPGA并行处理器左侧通过并行控制接口与18路模拟前端相连,FPGA并行处理器上端通过LVDS接口与18路高速信号模数转换器、18路数模转换器相连,另FPGA并行处理器上端输入端连接一增量编码器,采用千兆网物理层芯片通过RJ45和主机通讯,进行数据物理层的数据交互,千兆网物理层芯片和FPGA (印3c40)通过并口进行连接,数据通信速度达到125Mbyte/s,FPGA通过LVDS接口和ADC高速采集芯片进行通讯,把18个通道转换的数据,并行读入到FPGA内部进行数字信号处理,FPGA通过SPI 口通讯模式,并行控制18路DAC芯片,进彳T实时的各路增益自动调节。本专利技术的主要特点在于:每个增益调节放大器(ad8335)为4路,一个模拟板有2个8路放大器,完整系统共3块模拟板,放大器对并行处理各路超声波信号进行适合的放大。本专利技术的主要特点在于:超声波前端电路为收发一体式电路,在脉冲触发信号后,产生500v的负窄脉冲,激励超声晶片,发射出2-4Mhz超声波信号。并且此电路可以接收超声波反射回的电信号。本专利技术的有益效果为:结构简单,方便应用,提高了探伤的效率,保证探伤的可靠性,提高了生产效率、提高探伤设备的性价比。【附图说明】: 图1本专利技术千兆网通讯多通道并行高速采集硬件系统框架图; 图2本专利技术千兆网与主机通讯电路原理图; 图3本专利技术千兆网与FPGA数字信号处理电路原理图; 图4本专利技术数据采集电路板电源稳压电路图图5本专利技术FPGA与ADC数模转换芯片通讯电路图; 图6本专利技术ADC数模转换芯片采集信号电路图; 图7本专利技术超声波收发电路图; 图8本专利技术超声波信号增益放大电路图。【具体实施方式】: 下面结合附图和【具体实施方式】对本专利技术作进一步详细说明 基于千兆网通讯多通道超声波并行高速采集硬件系统,由FPGA并行处理器、增量编码器、数字信号处理器、千兆网收发器、18路高速信号模数转换器、18路数模转换器以及18路模拟前端构成,其中FPGA并行处理器右侧通过并口与数字信号处理器相连,FPGA并行处理器下端通过并口与千兆网收发器相连,FPGA并行处理器左侧通过并行控制接口与18路模拟前端相连,FPGA并行处理器上端通过LVDS接口与18路高速信号模数转换器、18路数模转换器相连,另FPGA并行处理器上端输入端连接一增量编码器,其特征在于:采用千兆网物理层芯片通过RJ45和主机通讯,进行数据物理层的数据交互,千兆网物理层芯片和FPGA(ep3c40 )通过并口进行连接,数据通信速度达到125Mbyte/s,FPGA通过LVDS接口和ADC高速采集芯片进行通讯,把18个通道转换的数据,并行读入到FPGA内部进行数字信号处理,FPGA通过SPI 口通讯模式,并行控制18路DAC芯片,进行实时的各路增益自动调节。每个增益调节放大器(ad8335)为4路,一个模拟板有2个8路放大器,完整系统共3块模拟板,放大器对并行处理各路超声波信号进行适合的放大。超声波前端电路为收发一体式电路,在脉冲触发信号后,产生500v的负窄脉冲,激励超声晶片,发射出2_4Mhz超声波信号。并且此电路可以接收超声波反射回的电信号。如图2千兆网物理层芯片,在硬件上用电阻设置好和主机的通讯模式。然后主机通过此千兆网物理层芯片进行通讯,主机先发送配置参数命令通过千兆网芯片转换后通过并口传给FPGA。图3 FPGA收到千兆网芯片传过来命令后,进行系统内部配置。配置包括超声波发射的时间,接收的起始时间和接收长度,超声B扫描探测中阈值的设置。图5 FPGA把接收ADC配置参数,传给ADC芯片,进行模拟信号采样前的配置。图8 FPGA接收到增益参数后,把各通道设置的增益参数通过DAC发送给各模拟板的程控放大器,在放大器接收到超声弱小信号后,直接根据参数进行放大。FPGA参数加载成功后,接收到A型或B型开始采集命令,FPGA并行发出触发命令,通过图7,模拟电路,激发负500v的脉冲信号,高压脉冲信号激发换能器发射2-5MHZ超声波,超声波经过耦合液把超声信号以一定方向传递到钢轨中,在钢轨底部或有伤损的部位,反射回到超声换能器中,换能器再把超声信号转换为电信号。模拟板把接收到的微弱超声电信号,送给各自通道的程控放大器进行模拟信号的放大,放大到ADC能分辨的段位。经过ADC的转换,把各自的通道模拟信号转换为10位数字信号。通过LVDS (低电压差分信号)通讯接口,高速传给FPGA,FPGA在进行数据的计算分析,并进行存储,在主机需要的时间,把采集的数据通过千兆网络传给主机,进行进一步分析、计算、显示、存储等。【主权项】1.基于千兆网通讯多通道超声波并行高速采集硬件系统,由FPGA并行处理器、增量编码器、数字信号处理器、千兆网收发器、18路高速信号模数转换器、18路数模转换器以及18路模拟前端构成,其中FPGA并行处理器右侧通过并口与数字信号处理器相连,FPGA并行处理器下端通过并口与千兆网收发器相连,FPGA并行处理器左侧通过并行控制接口与18路模拟前端相连,FPGA并行处理器上端通过LVDS接口与18路高速信号模数转换器、18路数模转换器相连,另FPGA并行处理器上端输入端连接一增量编码器,其特征在于:采用千兆网物理层芯片通过RJ45和主机通讯,进行数据物理层的数据交互,千兆网物理层芯片和FPGA (印3c40)通过并口进行连接,数据通信速度达到125Mbyte/s,FPGA通过LVDS接口和ADC高速采集芯片进行通讯,把18个通道转换的数据,并行读入到FPGA内部进行数字信号处理,FPGA通过SPI 口通讯模式,并行控制18路DAC芯片,进行实时的各路增益自动调节。2.根据权利要求1所述的基于千兆网通讯多通道超声波并行高速采集硬件系统,其特征在于:每个增益调节放大器(ad8335)为4路,一个模拟板有2个8路放大器,完整系统共3块模拟板,放大器对并行处理各路超声波信号进行适合的放大。3.根据权利要求1所述的基于千兆网通讯多通道超声波并行高速采集硬件系统,其特征在于:超声波前端电路为收发一体式电路,在脉冲触发信号后,产生500v的负窄脉冲,激励超声晶片,发射出2-4本文档来自技高网...

【技术保护点】
基于千兆网通讯多通道超声波并行高速采集硬件系统,由FPGA并行处理器、增量编码器、数字信号处理器、千兆网收发器、18路高速信号模数转换器、18路数模转换器以及18路模拟前端构成,其中FPGA并行处理器右侧通过并口与数字信号处理器相连,FPGA并行处理器下端通过并口与千兆网收发器相连,FPGA并行处理器左侧通过并行控制接口与18路模拟前端相连,FPGA并行处理器上端通过LVDS接口与18路高速信号模数转换器、18路数模转换器相连,另FPGA并行处理器上端输入端连接一增量编码器,其特征在于:采用千兆网物理层芯片通过RJ45和主机通讯,进行数据物理层的数据交互,千兆网物理层芯片和FPGA(ep3c40)通过并口进行连接,数据通信速度达到125Mbyte/s,FPGA通过LVDS接口和ADC高速采集芯片进行通讯,把18个通道转换的数据,并行读入到FPGA内部进行数字信号处理,FPGA通过SPI口通讯模式,并行控制18路DAC芯片,进行实时的各路增益自动调节。

【技术特征摘要】

【专利技术属性】
技术研发人员:汪勇王爱华
申请(专利权)人:合肥华欣自控设备成套有限公司
类型:发明
国别省市:安徽;34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1