晶体管开关制造技术

本发明专利技术公开了一种晶体管开关。其中，该晶体管开关包括：信号输入端；信号输出端；第一晶体管，第一晶体管的源极连接至信号输入端，第一晶体管的漏极连接至信号输出端；控制输入端，用于输入控制电压；以及第一电阻，第一电阻的第一端连接至第一晶体管的栅极，第一电阻的第二端连接至控制输入端。本发明专利技术解决了现有技术中晶体管开关速度较慢的技术问题。

【技术实现步骤摘要】

本专利技术涉及开关领域，具体而言，涉及一种晶体管开关。
技术介绍
晶体管开关速度受寄生电容的影响很大，例如，MOS开关，寄生电容越大，MOS开关的导通和关断速度越慢，反之，寄生电容越小，MOS开关的导通和关断速度则越快。现有晶体管开关由于寄生电容等影响使得晶体管开关速度较慢。此外，现有晶体管开关的带宽、绝缘性等也难以满足要求。针对现有技术中晶体管开关速度较慢的问题，目前尚未提出有效的解决方案。
技术实现思路
本专利技术实施例提供了一种晶体管开关，以至少解决现有技术中晶体管开关速度较慢的技术问题。根据本专利技术实施例，提供了一种晶体管开关，包括:信号输入端；信号输出端；第一晶体管，第一晶体管的源极连接至信号输入端，第一晶体管的漏极连接至信号输出端；控制输入端，用于输入控制电压；以及第一电阻，第一电阻的第一端连接至第一晶体管的栅极，第一电阻的第二端连接至控制输入端。进一步地，在控制电压为高电平时，控制电压的取值范围为3.3V?4V。进一步地，晶体管开关还包括:第一接地模块，第一接地模块连接至第一晶体管的栅极，用于在第一晶体管关断时，使得第一晶体管的栅极接地。进一步地，第一接地模块包括:第二晶体管，第二晶体管的漏极连接至第一晶体管的栅极，第二晶体管的源极接地，第二晶体管的栅极用于输入控制电压的反相电压。进一步地，控制输入端包括第一控制输入端和第二控制输入端，晶体管开关还包括:第一反相器，第一反相器的第一输入端连接至第一控制输入端，第一反相器的第二输入端连接至第二控制输入端；以及第二反相器，第二反相器的第一输入端连接至第一反相器的输出端，第二反相器的第二输入端连接至第二控制输入端，第二反相器的输出端连接至第一电阻的第二端；以及第三晶体管，第三晶体管的漏极连接至第一晶体管的栅极，第三晶体管的源极接地，第三晶体管的栅极连接至第一反相器的输出端。进一步地，晶体管开关还包括:第四晶体管，第四晶体管的源极连接至第一晶体管的衬底，第四晶体管的漏极连接至第一晶体管的源极，第四晶体管的栅极连接用于输入控制电压。进一步地，晶体管开关还包括:第二接地模块，第二接地模块连接至第一晶体管的衬底，用于在第一晶体管截止时，使得第一晶体管的衬底接地。进一步地，第二接地模块包括:第五晶体管，第五晶体管的源极和衬底接地，第五晶体管的漏极连接至第一晶体管的衬底，第五晶体管的栅极用于输入控制电压的反相电压。进一步地，第四晶体管为NMOS管。进一步地，第一晶体管为NMOS管。在本专利技术实施例中，采用包括如下结构的晶体管开关:信号输入端；信号输出端；第一晶体管，第一晶体管的源极连接至信号输入端，第一晶体管的漏极连接至信号输出端；控制输入端，用于输入控制电压；以及第一电阻，第一电阻的第一端连接至第一晶体管的栅极，第一电阻的第二端连接至控制输入端。通过第一电阻使得第一晶体管的栅极电压能够随着输入信号的变化相应变化，从而保证第一晶体管的导通电阻相对稳定，达到了减小寄生电容对晶体管开关影响的目的，从而实现了提高晶体管开关速度的技术效果，进而解决了现有技术中晶体管开关速度较慢的技术问题。【附图说明】此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1是根据本专利技术实施例的晶体管开关的示意图。【具体实施方式】为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。根据本专利技术实施例，提供了一种晶体管开关。图1是根据本专利技术实施例的晶体管开关的示意图，如图1所示，该晶体管开关包括:信号输入端I，信号输出端2，控制输入端3，第一晶体管MO和第一电阻R0。如图1所示，第一晶体管MO的源极连接至信号输入端1，第一晶体管MO的漏极连接至信号输出端2 ;控制输入端3，用于输入控制电压；第一电阻RO的第一端连接至第一晶体管MO的栅极，第一电阻的第二端连接至控制输入端3。本专利技术实施例的晶体管开关通过控制输入端3输入控制电压控制第一晶体管MO的导通与关断，在控制输入端3输出高电平的控制电压(例如，控制电压为3.3V)时，第一晶体管MO导通，此时信号输入端I输入的信号可以输出至信号输出端，在控制输入端3输出低电平的控制电压(例如，控制电压为0V)时，第一晶体管MO关断，此时信号输入端I输入的信号无法传输至信号输出端2。优选地，为了提高晶体管开关的带宽，在第一晶体管MO导通时，即在控制电压为高电平时，控制电压的取值范围为3.3V?4V，在控制电压增大时，可以在保证导通电阻满足预设条件时减小晶体管开关的尺寸，例如，当前系统要求晶体管开关的导通电阻为6 Ω，将控制电压取4V相比于控制电压取3.3V，可以在满足导通电阻为6Ω条件下减少晶体管开关的尺寸，从而提高晶体管开关的带宽，本专利技术实施例中控制电压优选取为4V。在本专利技术实施例中，第一电阻R0、第一晶体管MO、信号输入端I和控制输入端3形成回路，在信号输入端I的输入信号升高时，由于存在第一电阻R0，使得第一晶体管MO的栅极的电压相应增加，在信号输入端I的输入信号降低时，由于存在第一电阻R0，使得第一晶体管MO的栅极的电压相应降低，从而可以保证第一晶体管MO的栅极和源极的电压差值稳定，第一晶体管的导通电阻稳定，可以避免第一晶体管的栅极和源极之间的寄生电容以及第一晶体管的栅极和漏极之间的寄生电容频繁进行充电和放电，最后达到减小寄生电容对晶体管开关的速度的影响的目的，其中，第一电阻RO可以是可变电阻。为了降低功耗，第一晶体管MO可以为CMOS管，也可以是MOS管，优选地，第一晶体管MO为NMOS管，例如，第一晶体管MO为2.5V工艺下的1.8V晶体管(即，25_under_drive_18)。本专利技术实施例通过第一电阻RO使得第一晶体管MO的栅极电压能够随着输入信号的变化相应变化，从而保证第一晶体管MO的导通电阻相对稳定，达到了减小寄生电容对晶体管开关影响的目的，从而实现了提高晶体管开关速度的技术效果，进而解决了现有技术中晶体管开关速度较慢的技术问题。优选地，为了提高晶体管开关的绝缘性，根据本专利技术实施例的晶体管开关还包括:第一接地模块，第一接地模块连接至第一晶体管的栅极，用于在第一晶体管关断时，使得第一晶体管的栅极接地。第一接地模块可以是场效应晶体管，也可以是双极性晶体管，也可以是可控硅晶体管等。优选本文档来自技高网...

【技术保护点】
一种晶体管开关，其特征在于，包括：信号输入端；信号输出端；第一晶体管，所述第一晶体管的源极连接至所述信号输入端，所述第一晶体管的漏极连接至所述信号输出端；控制输入端，用于输入控制电压；以及第一电阻，所述第一电阻的第一端连接至所述第一晶体管的栅极，所述第一电阻的第二端连接至所述控制输入端。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄维柱，程壮琚，
申请(专利权)人：硅谷数模半导体北京有限公司，硅谷数模国际有限公司，
类型：发明
国别省市：北京;11