一种高电子迁移率晶体管制造技术

本发明专利技术公开了一种高电子迁移率晶体管，包括衬底，位于所述衬底上的沟道层，位于所述沟道层上的势垒层，位于所述势垒层上的源极、漏极、以及位于源极和漏极之间的肖特基栅极，以及位于所述势垒层上肖特基栅极和漏极之间的至少一个半导体场限环。本发明专利技术能够调节势垒层与沟道层界面的二维电子气浓度，有效改善电场在栅极边缘的集中效应，提高高电子迁移率晶体管的击穿电压。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种高电子迁移率晶体管，包括衬底，位于所述衬底上的沟道层，位于所述沟道层上的势垒层，位于所述势垒层上的源极、漏极、以及位于源极和漏极之间的肖特基栅极，以及位于所述势垒层上肖特基栅极和漏极之间的至少一个半导体场限环。本专利技术能够调节势垒层与沟道层界面的二维电子气浓度，有效改善电场在栅极边缘的集中效应，提高高电子迁移率晶体管的击穿电压。【专利说明】一种高电子迁移率晶体管
本专利技术涉及半导体
，尤其涉及一种高电子迁移率晶体管。
技术介绍
GaN 基高电子迁移率晶体管(High Electron Mobility Transistor,简称 HEMT)具有高二维电子气浓度(Two Dimens1nal Electron Gas,简称2DEG)和大击穿电压，从而获得了科研机构和企业的广泛关注。在保持低导通电阻的情况下，使击穿电压尽可能的高是目前GaN基HEMT研究的最大的挑战之一。 GaN HEMT器件通常为平面型结构，当HEMT处于关断状态时，栅极施加负偏压，漏极施加正偏压，源极接地，会导致电场线聚集在栅极靠近漏极一侧的边缘处，形成电场尖峰。当栅极和漏极施加的电压逐渐增加时，会导致栅极边缘处的电场尖峰进一步增加，当高于GaN的临界击穿电场强度时，器件就会在此处被击穿。 场限环技术是目前功率器件中普遍采用的一种终端技术。对于Si PN结或肖特基结来说，当主结所加的反向电压还低于击穿电压时，主结的空间电荷区已经扩展到了场限环结，于是发生穿通。在穿通之后，环结的电位提高，如果进一步增加反压，空间电荷区将在环结附件展开，所增加的电压将由环结承担，这样环结就相当于一个分压器。因此，常采用场限环技术来提高半导体器件的击穿电压。 对于GaN HEMT器件，传统Si半导体场限环技术在其中的应用有较大的困难。主要是由于P型GaN的掺杂较为困难，Si集成电路中的离子注入工艺会对GaN的晶体结构有很大的损伤，且需要高温高压激活，工艺难度大，所以GaN P型掺杂一般是在材料生长时完成。为了在GaN HEMT中获得Si PN结中类似的半导体场限环结构，需先对AlGaN势垒层进行刻蚀，在刻蚀的沟槽中重新生长P型GaN，并且要严格控制GaN生长的极性与晶体质量，对工艺的要求非常高。同时，GaN的P型掺杂一般采用Mg，而Mg的活化能高，造成掺杂效率低，空穴浓度不高，且Mg具有严重的记忆效应，向势垒层中扩散也会降低器件的性能。因此，传统的场限环结构与工艺在GaN基HEMT中应用的难度较大。
技术实现思路
有鉴于此，本专利技术提出了一种高电子迁移率晶体管，以降低场限环技术在高电子迁移率晶体管中的应用难度，提升其击穿电压。 本专利技术实施例提供了一种高电子迁移率晶体管，包括: 衬底； 位于所述衬底上的沟道层； 位于所述沟道层上的势垒层； 位于所述势垒层上的源极、漏极、以及位于源极和漏极之间的肖特基栅极；以及 位于所述势垒层上肖特基栅极和漏极之间的至少一个半导体场限环。 进一步地，所述至少一个半导体场限环与所述势垒层之间存在压电效应，且所述至少一个半导体场限环表面态对费米能级具有钉扎作用，所述至少一个半导体场限环用于部分消耗所述沟道层和势垒层界面处形成的二维电子气。 进一步地，所述至少一个半导体场限环为成分均匀的结构，或者， 所述至少一个半导体场限环的每一层中金属元素的含量从所述半导体场限环与所述势垒层接触的界面处到半导体场限环表面逐渐变化。 进一步地，所述半导体场限环的数目为至少两个，通过调节所述至少两个半导体场限环之间的距离使得工作时每个所述半导体场限环上的电场强度相同。 进一步地，所述半导体场限环的数目为至少两个，所述至少两个半导体场限环中组分均匀且相同，所述至少两个半导体场限环的厚度从靠近肖特基栅极到靠近漏极逐渐减小；或者， 所述半导体场限环的数目为至少两个，所述至少两个半导体场限环根据其组分含量分为若干层，所述至少两个半导体场限环的厚度从靠近肖特基栅极到靠近漏极逐渐减少位于最上面的一层，形成阶梯状的场限环结构。 进一步地，所述势垒层和所述半导体场限环的材料为II1-V族化合物的半导体材料。 进一步地，所述沟道层的材料为GaN，所述势垒层的材料为AlGaN，所述半导体场限环的材料为AlGaN、η型GaN或ρ型GaN中的任意一种，或者所述沟道层的材料为GaN，所述势鱼层的材料为InAlN,所述半导体场限环的材料为ΙηΑΙΝ、η型GaN或ρ型GaN中的任意一种。 进一步地，当所述半导体场限环的材料为AlGaN时，从所述半导体场限环与所述势垒层接触的界面处到半导体场限环表面所述半导体场限环中Al元素的含量逐渐变小，Ga元素的含量逐渐变大；或者 当所述半导体场限环的材料为InAlN时，从所述半导体场限环与所述势垒层接触的界面处到半导体场限环表面所述半导体场限环中Al元素的含量逐渐变小，In元素的含量逐渐变大。 进一步地，所述势垒层的材料和所述半导体场限环的材料均为AlGaN时，所述AlGaN势垒层中Al元素的含量大于AlGaN半导体场限环中Al元素的最大含量；或者 所述势垒层的材料和所述半导体场限环的材料均为InAlN时,所述InAlN势垒层中Al元素的含量大于InAlN半导体场限环中Al元素的最大含量。 进一步地，所述半导体器件还包括位于所述源极、漏极、肖特基栅极、至少一个半导体场限环以及势垒层表面的钝化层。 进一步地，所述钝化层的材料为SiNx、Si02、AlN或Al2O3中的任意一种或任意多种的组合。 本专利技术实施例提供的高电子迁移率晶体管，通过在衬底上形成沟道层，在沟道层上形成势垒层，在势垒层上形成源极、漏极以及位于源极和漏极之间的肖特基栅极，在势垒层上的肖特基栅极和漏极之间形成至少一个半导体场限环，从而能够来调节势垒层与沟道层界面的二维电子气浓度，有效改善电场在栅极边缘的集中效应，提高高电子迁移率晶体管的击穿电压。 在阅读【具体实施方式】并且在查看附图之后，本领域的技术人员将认识到另外的特征和优点。 【专利附图】【附图说明】 现将参照附图解释示例。附图用于说明基本原理，使得仅图示了理解基本原理所必需的方面。附图并非依比例绘制。在附图中相同的附图标记表示相似的特征。 图1是本专利技术实施例一提供的一种高电子迁移率晶体管的结构图； 图2是本专利技术实施例一提供的一种高电子迁移率晶体管沿图1中AAl方向的能带图； 图3为本专利技术实施例一提供的高电子迁移率晶体管的关态时的沟道电场随位置变化的示意图； 图4是本专利技术实施例二提供的一种高电子迁移率晶体管的结构图； 图5是本专利技术实施例三提供的一种高电子迁移率晶体管的结构图； 图6是本专利技术实施例四提供的一种高电子迁移率晶体管的结构图； 图7a_图7f是本专利技术实施例四提供的一种高电子迁移率晶体管的制备方法中各步骤对应的剖面图。 【具体实施方式】 下面结合附图并通过【具体实施方式】来进一步说明本专利技术的技术方案。诸如“下面”、“下方”、“在…下”、“低”、“上方”、“在…上”、“高”等的空间关系术语用于使描述方便，以解释一个元件相对于第二元件的定位，表示除了与图中示出的那些取向不同的取本文档来自技高网...

【技术保护点】
一种高电子迁移率晶体管，其特征在于，包括：衬底；位于所述衬底上的沟道层；位于所述沟道层上的势垒层；位于所述势垒层上的源极、漏极、以及位于源极和漏极之间的肖特基栅极；以及位于所述势垒层上肖特基栅极和漏极之间的至少一个半导体场限环。

【技术特征摘要】

【专利技术属性】
技术研发人员：裴轶，
申请(专利权)人：苏州捷芯威半导体有限公司，
类型：发明
国别省市：江苏;32