移位电路制造技术

一种移位电路，位于一个SATA/SAS控制器的SGPIO初始端和一个Mini-SAS连接器的输入端之间，用于对SGPIO信号中的负载信号进行移位处理。该移位电路包括一个反相器及至少一个芯片。本发明专利技术的移位电路，利用Mini-SAS连接器的输入端连接于芯片对应的输出引脚以实现SGPIO信号中的负载信号进行移位，保证了SGPIO信号与硬盘的对应关系。

【技术实现步骤摘要】

本专利技术涉及一种移位电路。
技术介绍
在存储器、伺服器、工作站中，平台控制器（platformcontrollerhub)上的 SATA(SerialAdvancedTechnologyAttachment) /SAS(SerialAttachedSmall ComputerSystemInterface)控制器的SGPI0(SerialGeneralPurposeInput/Output) 信号用于SATA/SAS控制器的HBA(HostBusAdapter)与硬盘背板之间的通讯，HBA通过 SGPI0信号来获得背板上的硬盘插座状况和发出硬盘LED状态指示信号。目前在SAS背板 上普遍采用SGPI0信号(通过SFF-8485)来实现硬盘位置的定位、硬盘状态的指示等，再经 可编程逻辑器件对SFF-8485协议进行解析后，通过LED(LightEmittingDiode)或LCD (LiquidCrystalDisplay)显示装置将各个硬盘的状态加以指示。 请参阅图 1，SATA/SAS控制器20 的SGPI0初始端21 连接于Mini-SAS(MiniSerial AttachedSmallComputerSystemInterface)连接器 30，SATA/SAS控制器 20 的SATA/ SAS初始端22的第一控制信号端220至第四控制信号端223连接到该Mini-SAS连接器30 的输入端，该Mini-SAS连接器30的输出端分别连接到第一硬盘60至第四硬盘63,第五控 制信号端224及第六控制信号端225分别与一个第一连接器40及一个第二连接器50的输 入端相连接，该第一连接器40及该第二连接器50的输出端分别与第五硬盘64和第六硬盘 65相连接。然而，实际设计中，由于一些特殊的原因，该SATA/SAS控制器20的第三控制信 号端222至第六控制信号端225需连接于该Mini-SAS连接器30的输入端，该Mini-SAS连 接器30的输出端分别与该第三硬盘62至该第六硬盘65相连接，该第一控制信号端220和 该第二控制信号端221分别与该第一连接器40的输入端和该第二连接器50的输入端相连 接，该第一连接器40的输出端和该第二连接器50的输出端分别与该第一硬盘60及该第二 硬盘61连接。此时，SGPI0信号与硬盘间的对应关系发生改变，导致SGPI0所携带的信息 与对应的硬盘无法--对应。
技术实现思路
有鉴于此，有必要提供一种能够保证SGPI0信号与硬盘的对应关系的移位电路。 -种移位电路，位于一个SATA/SAS控制器的SGPI0初始端和一个Mini-SAS连接 器的输入端之间，用于对SGPI0信号中的负载信号进行移位处理。该移位电路包括一个反 相器及串行连接的至少一个芯片，每个芯片包括一个串行输入引脚、一个移位寄存器清除 引脚、一个移位寄存器时钟引脚、一个存储寄存器时钟引脚及第一至第八输出引脚。该反相 器的输入端连接于该SGPI0初始端，输出端连接于该移位寄存器时钟引脚。该串行输入引 脚连接于一个电源，该串行输入引脚与该电源间的一个第一节点连接于该SGPI0初始端。 该移位寄存器清除引脚连接于该电源。该存储寄存器时钟引脚连接于该SGPI0初始端。每 个芯片用于使该第一输出引脚于该串行输入引脚的第一脉冲的下降沿时开始输出该负载 信号，且维持一个SGPIO的时钟信号的时钟周期后停止输出该负载信号，同一时刻该第二 输出引脚开始输出该负载信号，其他输出引脚依次类推，故可依据该负载信号需要延迟的 该时钟周期的数量使该Mini-SAS连接器的输入端连接于对应的输出引脚，进而将该负载 信号进行移位。 本专利技术提供的移位电路，利用Mini-SAS连接器的输入端连接于芯片对应的输出 引脚以实现SGPI0信号中的负载信号的移位，保证了SGPI0信号与硬盘的对应关系。【附图说明】 图1是SATA/SAS控制器与与其连接的硬盘的连接示意图。 图2是本专利技术较佳实施方式的移位电路示意图。 图3是图2中的移位电路的使用状态模块图。 主要元件符号说明 如下【具体实施方式】将结合上述附图进一步说明本专利技术。【具体实施方式】 请一并参阅图2和图3,本专利技术较佳实施方式的移位电路10,位于一个SATA/SAS 控制器20的SGPI0初始端21和一个Mini-SAS连接器30的输入端之间，用于对SGPI0信 号中的负载信号SLoad进行移位处理。该移位电路10包括一个芯片U1、一个反相器U2、一 个第一电阻R1、一个第二电阻R2、一个第三电阻R3、一个第四电阻R4、一个第五电阻R5、一 个第六电阻R6、一个第一电容C1、一个第二电容C2及一个第三电容C3。 该芯片U1包括一个电源引脚Vcc、一个串行输入引脚SER、一个移位寄存器清除引 脚SRCLR_N、一个移位寄存器时钟引脚SRCLK、一个存储寄存器时钟引脚RCLK、一个输出使 能引脚〇E_N、一个接地引脚GND、一个第一输出引脚QA、一个第二输出引脚QB、一个第三输 出引脚QC、一个第四输出引脚QD、一个第五输出引脚QE、一个第六输出引脚QF、一个第七输 出引脚QG及一个第八输出引脚QH。 该SATA/SAS控制器20还包括一个SATA/SAS初始端22。该SATA/SAS初始端22 包括一个第一控制信号端220、一个第二控制信号端221、一个第三控制信号端222、一个第 四控制信号端223、一个第五控制信号端224及一个第六控制信号端225。 该第三电阻R3的一端连接于该SGPI0初始端21，另一端连接于该反相器U1的输 入端，该反相器U1的输出端连接于该芯片U1的移位寄存器时钟引脚SRCLK。该电阻R4的 一端连接于该第三电阻R3与该反相器U2间的一个第二节点Q2,另一端连接于该芯片U1 的存储寄存器时钟引脚RCLK。该芯片U1的移位寄存器清除引脚SRCLR_N通过该第一电阻 R1连接至一个电源P3V3,该第二电容C2的一端连接于该第一电阻R1与该移位寄存器清除 引脚SRCLR_N间的一个第五节点Q5,另一端接地。该串行输入引脚SER通过该第五电阻R5 连接于该电源P3V3,该串行输入引脚SER与该第五电阻R5间的一个第一节点Q1连接于该 SGPI0初始端21。该电源引脚Vcc连接于该电源P3V3,该电源引脚Vcc与该电源P3V3间的 一个第四节点Q4通过该第一电容C1接地。该第六输出引脚QF通过该第六电阻R6连接于 该Mini-SAS连接当前第1页1 2 本文档来自技高网...

【技术保护点】
一种移位电路，位于一个SATA/SAS控制器的SGPIO初始端和一个Mini‑SAS连接器的输入端之间，用于对SGPIO信号中的负载信号进行移位处理，其特征在于：该移位电路包括一个反相器及串行连接的至少一个芯片，每个芯片包括一个串行输入引脚、一个移位寄存器清除引脚、一个移位寄存器时钟引脚、一个存储寄存器时钟引脚及第一至第八输出引脚；该反相器的输入端连接于该SGPIO初始端，输出端连接于移位寄存器时钟引脚；该存储寄存器时钟引脚连接于该SGPIO初始端；该串行输入引脚连接于电源，该串行输入引脚与该电源间的一个第一节点连接于SGPIO初始端；该移位寄存器清除引脚连接于该电源；该第一输出引脚于该串行输入引脚的第一脉冲的下降沿时开始输出该负载信号，且维持一个SGPIO的时钟信号的时钟周期后停止输出该负载信号，同一时刻该第二输出引脚开始输出该负载信号，其他输出引脚依次类推，故依据该负载信号需要延迟的该时钟周期的数量使该Mini‑SAS连接器的输入端连接于对应的输出引脚，进而将该负载信号进行移位。

【技术特征摘要】

【专利技术属性】
技术研发人员：郑盛村，吕和栋，黄红莲，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：广东;44