频域ZC序列的实现方法及装置制造方法及图纸

本发明专利技术公开一种频域ZC序列的实现方法及装置，主要为了提供一种快速实现ZC序列频域变换的方法及装置。本发明专利技术频域ZC序列的实现方法，包括计算ZC序列的连续下标的基本序列其中所述基本序列为中心对称序列，所述基本序列由下式表示：计算ZC序列的连续下标的相位序列其中所述相位序列由下式表示：计算加权常数Xu(0)，其中常数由下式表示：所述基本序列、相位序列、加权常数相乘得到ZC序列的频域序列。

【技术实现步骤摘要】
频域ZC序列的实现方法及装置
本专利技术涉及一种频域ZC序列的实现方法及装置。
技术介绍
在无线通信系统中，ZC序列由于具有良好的自相关特性和互相关特性，往往被用于基站与用户终端之间互相发送的一些导频信号，用于通信系统的同步和信道的估计。ZC序列已经被选用为第三代合作伙伴计划(The3rdGenerationPartnershipProject，3GPP)长期演进(LongTermEvolution，LTE)无线通信系统中的导频序列。由于LTE系统上行使用SC-DFMA技术，往往需要对已有的ZC序列进行离散傅里叶变换(DiscreteFourierTransform，DFT)，以形成频域ZC序列。频域ZC序列(ZC-DFT序列)往往应用于LTE的上行链路物理随机接入信道(PhysicalRandomAccessChannel，PRACH)中的前导(Preamble)序列。ZC序列是一种多相码形式的序列，其每个元素都是一个指数形式的相位值。ZC-DFT序列仍然是一种多相码，只不过是对原始ZC序列进行了共轭、相位旋转和等间隔采样。对于具有并行化结构的基带向量数字信号处理器(DigitalSignalProcessor，DSP)来说，频域ZC序列的实时产生并不是很容易实现，因为采样操作是对存储器中的数据的间隔访问，这样的操作也不能充分挖掘向量DSP并行处理能力。因此，需要一种频域ZC序列的快速实现方法和装置，消除掉采样操作，同时充分利用向量DSP并行化处理能力，提高频域ZC序列的产生效率。
技术实现思路
针对上述问题，本专利技术提供一种快速实现ZC序列频域变换的频域ZC序列的实现方法及装置。为达到上述目的，本专利技术频域ZC序列的实现方法，所述方法包括以下步骤：计算ZC序列的连续下标的基本序列其中所述基本序列为中心对称序列，所述基本序列由下式表示：计算ZC序列的连续下标的相位序列其中所述相位序列由下式表示：计算加权常数Xu(0)，其中常数由下式表示：所述基本序列、相位序列、加权常数相乘得到ZC序列的频域序列。其中，NZC表示ZC序列的长度；u表示ZC序列的根指数，且0<u<NZC；u-1表示u关于NZC的乘法逆因子，即有uu-1modNZC＝1；k表示序列下标，且0≤k<NZC；进一步地，所述基本序列的计算方法为：基于基本序列的表达式得到长度为NZC的基本序列的前一半元素，利用对称性对所述前一半元素进行逆排序得到后一半元素，将所述的前一半元素与后一半元素组成长度为NZC的基本序列。为达到上述目的，本专利技术频域ZC序列的实现装置，包括：基本序列产生器，用于按照基本序列公式生成连续下标的频域ZC序列的基本序列，其中所述基本序列为中心对称序列，所述基本序列由下式表示：相位序列产生器，用于按照相位序列公式生成连续下标的频域ZC序列的相位序列，其中所述相位序列由下式表示：加权常数产生器，用于按照加权常数公式生成加权常数，其中常数由下式表示：乘法器，用于将获得的所述基本序列、相位序列以及加权常数相乘，得到频域ZC序列。其中，NZC表示ZC序列的长度；u表示ZC序列的根指数，且0<u<NZC；u-1表示u关于NZC的乘法逆因子，即有uu-1modNZC＝1；k表示序列下标，且0≤k<NZC；进一步地，所述基本序列产生器包括部分基本序列产生器、镜像复制器以及序列合成器，其中，所述部分基本序列产生器用于基于基本序列的表达式得到长度为NZC的基本序列的前一半元素或后一半元素所述镜像复制器，用于利用所述部分基本序列产生器产生的前一半元素或后一半元素对所述前一半元素或后一半元素进行逆排序得到后一半元素或前一半元素；所述序列合成器，用于将所述的前一半元素与后一半元素组成长度为NZC的基本序列。本专利技术有益效果：第一、使用序列和常数Xu(0)，直接产生频域ZC序列，而不是通过实际的DFT操作产生频域ZC序列。第二、传统方法对已有的时域ZC序列xu(n)进行采样操作，得到序列，并利用该序列产生频域ZC序列，而在本专利技术中，将转化为与二者的下标均是连续的，可以直接进行序列相乘，从而避免了对时域ZC序列的依赖和对时域ZC序列的采样操作。第三、具有关于中心偶对称的性质，因此可以只计算序列的前一半，而后一半可以通过序列的镜像复制得到。附图说明图1是本专利技术中频域ZC序列产生方法流程图；图2是本专利技术中频域ZC序列产生方法流程图的子流程图；图3是本专利技术中频域ZC序列产生装置示意图；图4是本专利技术中频域ZC序列产生装置示意图的子示意图。具体实施方式下面结合说明书附图对本专利技术做进一步的描述。本专利技术频域ZC序列的实现方法及装置为克服传统频域ZC序列计算过程中采样操作与向量DSP的适配性不佳的缺陷，提出一种频域ZC序列的实现方法和装置。如图1所示，本专利技术频域ZC序列的实现方法，具体包括如下步骤：步骤101、计算连续下标的基本序列所述基本序列为中心对称的序列；步骤102、计算连续下标的相位序列步骤103、计算常数Xu(0)；步骤104、对步骤101、步骤102、步骤103中的连续下标的基本序列及连续下标的相位序列常数Xu(0)相乘，得到频域ZC序列。如图2所示，其中步骤101还可以通过以下方式产生：步骤101-1、产生基本序列的前一半元素，如模块201-1所示；步骤101-2、利用对称性，对已有的的前一半元素进行逆排序，如模块201-2所示；步骤101-3、把逆排序之后的元素补充到已有元素之后，得到长度为NZC的完整的基本序列如图3所述，本专利技术频域ZC序列产生的装置，包括：基本序列产生器201、用于产生连续下标的基本序列相位序列产生器202、用于产生连续下标的相位序列常数产生器203、用于产生常数Xu(0)；乘法器204、用于完成序列-序列的乘法和序列-常数的乘法；如图4所示，所述基本序列产生器包括部分基本序列产生器201-1、镜像复制器201-2以及序列合成器201-3。其中，所述部分基本序列产生器用于基于基本序列的表达式产生长度为NZC的基本序列的前一半元素；所述镜像复制器，用于利用所述部分基本序列产生器产生的前一半元素对所述前一半元素进行逆排序得到后一半元素；所述序列合成器，用于对所述的前一半元素与后一半元素组成长度为NZC的基本序列。本专利技术提供一种可以快速、准确的产生任意根指数的频域ZC序列的方法和装置。相比于传统的频域ZC序列计算方法，本专利技术避免了对原始时域ZC序列的依赖以及对时域ZC序列采样的操作，可以提高整个计算过程的效率。本专利技术根据频域ZC序列的根指数首先求取基本序列，利用基本序列进行后续步骤的运算，可以完全避免采样操作，使运算非常适合并行化处理，进而可以提高运算速度。实施例本专利技术的频域ZC序列的产生方法和装置用于频域ZC序列的快速产生。为了方便理解，首先对频域ZC序列的有关的内容做简要的介绍。为了达到良好的相关效果，一般要求ZC序列的根指数u与ZC序列的长度NZC互质，对于频域ZC序列，要求也是如此。因此，在实际应用中通常选取长度为奇数的频域ZC序列，其表达式为：其中，NZC表示ZC序列的长度；u表示ZC序列的根指数，且0<u<NZC；u-1表示u关于NZC的乘法逆因子，即有uu-1modNZC＝1；k表本文档来自技高网...

【技术保护点】
一种频域ZC序列的实现方法，其特征在于：所述方法包括以下步骤：计算ZC序列的连续下标的基本序列其中所述基本序列为中心对称序列，所述基本序列由下式表示：yu-1(k)=exp[-jπu-1k(NZC-k)NZC];]]>计算ZC序列的连续下标的相位序列其中所述相位序列由下式表示：计算加权常数Xu(0)，其中常数由下式表示：Xu(0)=Σn=0NZC-1xu(n);]]>所述基本序列、相位序列、加权常数相乘得到ZC序列的频域序列。

【技术特征摘要】
1.一种频域ZC序列的实现方法，其特征在于：所述方法包括以下步骤：计算ZC序列的连续下标的基本序列其中所述基本序列为中心对称序列，所述基本序列由下式表示：计算ZC序列的连续下标的相位序列其中所述相位序列由下式表示：计算加权常数Xu(0)，其中常数由下式表示：所述基本序列、相位序列、加权常数相乘得到ZC序列的频域序列；其中，NZC表示ZC序列的长度；u表示ZC序列的根指数，且0<u<NZC；u-1表示u关于NZC的乘法逆因子，即有uu-1modNZC＝1；k表示序列下标，且0≤k<NZC。2.根据权利要求1所述的频域ZC序列的实现方法，其特征在于：所述基本序列的计算方法为：基于基本序列的表达式得到长度为NZC的基本序列的前一半元素或后一半元素，利用对称性对所述前一半元素或后一半元素进行逆排序得到后一半元素或前一半元素，将所述的前一半元素与后一半元素组成长度为NZC的基本序列。3.一种频域ZC序列的实现装置，其特征在于：包括：基本序列产生器，用于按照基本序列公式生成连续下标的频域ZC序列的基本序列，其中所述基...

【专利技术属性】
技术研发人员：林江南，解凯，冯雪林，苏泳涛，周一青，石晶林，
申请(专利权)人：中科晶上苏州信息技术有限公司，
类型：发明
国别省市：江苏;32