MOS开关电容电路的芯片集成结构，包括A型外延层，还包括位于A型外延层上的第一B型器件和第二B型器件，所述第一B型器件和第二B型器件之间为A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区紧邻第一B型器件内侧有源区，所述A型重掺杂区的底部具有向第一B型器件的内侧有源区底部延伸的延伸部；所述第一B型器件的内侧有源区与第二B型器件栅极电连接；所述A型、B型为载流子是空穴或电子的导电类型，B型器件为MOS器件。本发明专利技术将常用的开关电容电路各个器件统一设计和制造，显著减小了开关电容电路的面积，减少了芯片制造过程的器件连线，简化设计的同时降低了开关电容电路芯片的制造成本。
【技术实现步骤摘要】
本专利技术属于半导体器件领域，涉及一种MOS开关电容电路的芯片集成结构。
技术介绍
开关电容滤波器、开关电容放大器、开关电容积分器等广泛应用于通信系统、采样电路等应用电路中，由于MOS器件在速度、集成度、相对精度控制和微功耗等方面的独特优势，为开关电容电路的迅猛发展提供了很好的条件。开关电容电路是由MOS开关MOS电容和MOS运算放大器构成的一种大规模集成电路。在使用NMOS或CMOS工艺制造时，制造技术关系到分布电容、开关的通导电阻、放大器的带宽、电容器公差以及电压节点的泄漏电流等。图1示出开关电容电路的一种典型应用，MOS管Ml作为开关器件连接开关电容C，开关电容C作为采样保持原件连接MOS管M2的栅极，M2作为被控制器件，可以作为后续放大电路、积分电路或滤波电路的输入级。现有集成电路工艺在设计和制造上述Ml、M2和开关电容C时，均为利用工艺规则分别设计和制造，器件版图面积较大，在大量使用开关电容电路的集成电路芯片时，元件分离设计和制造造成不可忽视的版图面积膨大，造成芯片整体成本的上升。
技术实现思路
为克服现有开关电容器件设计制造过程中面积较大，成本较高的技术缺陷，本专利技术公开了一种MOS开关电容电路的芯片集成结构。本专利技术所述MOS开关电容电路的芯片集成结构，包括A型外延层，还包括位于A型外延层上的第一 B型器件和第二 B型器件，所述第一 B型器件和第二 B型器件之间为A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区紧邻第一 B型器件内侧有源区，所述A型重掺杂区的底部具有向第一 B型器件的内侧有源区底部延伸的延伸部；所述第一 B型器件的内侧有源区与第二 B型器件栅极电连接； 所述A型、B型为载流子是空穴或电子的导电类型，B型器件为MOS器件。优选的，所述A型重掺杂区的电位与第一 B型器件和/或第二 B型器件衬底电位相同。优选的，所述A型重掺杂区包围第一 B型器件内侧有源区底面和各个侧面，但不包括内侧有源区面向第一 B型器件沟道方向的侧面。优选的，所述A型为P型，B型为N型。优选的，所述第一 B型器件靠近内侧有源区的沟道边缘具有第一 A型浅掺杂区，所述第一 A型浅掺杂区的的掺杂浓度小于第一 B型器件沟道。进一步的，所述第一 B型器件的栅极未覆盖所述A型浅掺杂区。优选的，所述A型重掺杂区与第二 B型器件的内侧有源区之间具有第二 A型浅掺杂区，所述第二A型浅掺杂区的的掺杂浓度小于第二 B型器件沟道。优选的，所述第一 B型器件的内侧有源区与第二 B型器件栅极通过底层金属导线电连接。采用本专利技术所述的MOS开关电容电路的芯片集成结构，将常用的开关电容电路各个器件统一设计和制造，显著减小了开关电容电路的面积，减少了芯片制造过程的器件连线，简化设计的同时降低了开关电容电路芯片的制造成本。【附图说明】图1为本专利技术所述开关电容电路的一种典型实现方式示意图； 图2示出本专利技术所述MOS开关电容电路的芯片集成结构的一种【具体实施方式】结构示意图； 图2中附图标记名称为:1_第一 NMOS管内侧有源区2-P型重掺杂区3-第二 NMOS管内侧有源区4-第一 NMOS管沟道5-第一 P型浅掺杂区6-第一 NMOS管栅极7-金属导线8-第二 P型浅掺杂区9-外延层，Ml-第一 NMOS管，M2-第二 NMOS管。【具体实施方式】下面结合附图，对本专利技术的【具体实施方式】作进一步的详细说明。本专利技术所述MOS开关电容电路的芯片集成结构，MOS开关电容电路的芯片集成结构，包括A型外延层，其特征在于，还包括位于A型外延层上的第一 B型器件和第二 B型器件，所述第一 B型器件和第二 B型器件之间为A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区紧邻第一 B型器件内侧有源区，所述A型重掺杂区的底部具有向第一 B型器件的内侧有源区底部延伸的延伸部；所述第一 B型器件的内侧有源区与第二B型器件栅极电连接； 所述A型、B型为载流子是空穴或电子的导电类型，B型器件为MOS器件，例如A型为P型时，B型为N型，B型器件为NMOS器件。如图2所示的本专利技术一种【具体实施方式】中，A型为P型，B型为N型为例，左边虚线框内为第一 B型器件，为第一 NMOS管Ml，右边虚线框内为第二 B型器件，为第二 NMOS管M2 ο包括P型外延层，两个NMOS管均以P型外延层9为基础构建。P型重掺杂区2位于两个NMOS管之间，两个NMOS管靠近P型重掺杂区的有源区为内侧有源区。第一 NMOS管的内侧有源区I作为第一 NMOS管的源极或漏极，第一 NMOS管的内侧有源区I外侧为第一 NMOS管沟道4，P型重掺杂区2与第一 NMOS管的内侧有源区I形成结电容作为开关电容C，在图1所示电路中，开关电容C 一端接地，另一端连接Ml的源极和M2的栅极，对应在图2中利用内侦陏源区和P型重掺杂区构成的结电容，内侦陏源区为第一NMOS管的源极，P型重掺杂区接地。图2所示的半导体硅片剖面结构形成了如图1电路图虚线框内所示的Ml、M2、C器件及其连接关系。第一 NMOS管的内侧有源区I可以通过淀积底层金属导线7直接连接第二 NMOS管的栅极，也可以以本领域公知的走线方式以其他层次的金属导线连接。本专利技术中，利用内侧有源区作为第一 NMOS管源级，同时作为开关电容的一级，相对于传统的NMOS管和电容采用分离的集成元件的设计，减小了电路面积。为增大电容容值，P型重掺杂区2底部向第一 NMOS管内侧有源区I底部当前第1页1 2 本文档来自技高网...
【技术保护点】
MOS开关电容电路的芯片集成结构，包括A型外延层，其特征在于，还包括位于A型外延层上的第一B型器件和第二B型器件，所述第一B型器件和第二B型器件之间为A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区紧邻第一B型器件内侧有源区，所述A型重掺杂区的底部具有向第一B型器件的内侧有源区底部延伸的延伸部；所述第一B型器件的内侧有源区与第二B型器件栅极电连接；所述A型、B型为载流子是空穴或电子的导电类型，B型器件为MOS器件。
【技术特征摘要】
【专利技术属性】
技术研发人员：王建全，彭彪，张干，王作义，崔永明，
申请(专利权)人：四川广义微电子股份有限公司，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。