一种用于小数分频锁相环中集成DAC的电荷泵制造技术

技术编号:11896325 阅读:137 留言:0更新日期:2015-08-18 01:24
本实用新型专利技术公开了一种用于小数分频锁相环中集成DAC的电荷泵,包括电荷泵主电路模块CP,线性工作区域调节模块OFFSET,数模转换模块DAC三部分。本实用新型专利技术通过对电荷泵主电路模块的设计,起到了提供恒定的充放电电流,极小的电流失配,同时消除了电荷共享效应的效果,并具有可调节的线性工作区域,能减小量化噪声折叠到环路带宽内,同时还集成了匹配DAC用于抵消小数量化噪声和杂散,非常适用于小数分频锁相环的应用要求,具有广泛的应用前景,适合推广应用。

【技术实现步骤摘要】

本技术涉及集成电路
,具体地讲,是涉及一种用于小数分频锁相环中集成DAC的电荷泵
技术介绍
锁相环(PLL)频率综合器电路利用反馈的原理控制输出变量,以实现输出信号频率对输入信号频率的自动跟踪,在无线通讯、频率合成、时钟恢复等方面有非常广泛的应用。在各种锁相环结构中,电荷泵型锁相环因其高稳定性、大捕捉范围、高速低功耗等优点而成为目前电路设计的主流。为了实现极小的频率分辨率步进和更低的相位噪声指标,小数分频锁相环结构被广泛采用。如图1所示,小数分频锁相环结构由鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF、压控振荡器VCO、分频器Divider、sigma-delta调制器Λ Σ组成;为了消除小数量化噪声和杂散,很多小数分频锁相环采用了模数变换器DAC来抵消电荷泵输出电流中的量化噪声分量。CP电路在锁相环中起着非常重要的作用,其主要功能是把PFD输出的数字控制信号,包括充电信号(UP)和放电信号(DN)转换为模拟信号,经过LPF滤波以后控制VCO的输出频率,实现反馈环路的闭环控制。CP对整个环路的性能起决定性作用,其线性度、电流匹配精度、输出电压范围、充放电电流大小直接影响环路的性能;在实际应用中,CP电流由于受到MOS管沟道长度调制效应、电荷共享、工艺偏差等非理想因素的限制,存在着严重的电流失配和非线性,导致杂散升高,小数量化噪声折叠到环路带宽内,恶化带内相位噪声,这是影响小数锁相环性能的重要因素。小数分频锁相环的DAC电路需要和CP精确匹配才能完全抵消量化噪声分量,因此对DAC的匹配性和精度提出了极高的要求。现有的一种电荷泵电路结构如图2所示,包括NMOS电流镜丽1、丽2、丽3和PMOS电流镜ΜΡ1、ΜΡ2,运算放大器OPA和UP、DN控制的开关对。通过电流镜的比例镜像关系,MP2流出的电流Ich和丽3流入的电流Idis相同,当UP为高电平时,DN为低电平时,Ich对LPF充电,使Vcp电压升高;当UP为低电平,DN为高电平时,Idis对LPF放电,使Vcp电压降低;当UP和DN同时为高或者低电平时,CP不对LPF充电或放电,Vcp保持原来电压不变。电路中MP2和MN3的漏端及UP、DN开关都存在寄生电容,当开关断开或闭合时由于电压变化会对寄生电容产生充放电效应,从而使CP的净输出电流发生变化,产生电荷共享效应。为了消除电荷共享,电路中采用了两条开关支路,通过OPA使两条支路的电压相等,从而消除了开关断开和闭合时的电压变化,继而消除电荷共享效应。该电路的缺点是电流镜电流失配问题:由于沟道调制效应,当CP输出电压高时,MP2的Vds较小,丽3的Vds较大,导致Ich〈Idis ;当CP输出电压低时,MP2的Vds较大,MN3的Vds较小,导致Ich>Idis ;其实际的输出电流与CP输出电压关系如图3所示。Ich和Idis电流的不相等会导致CP在每个周期对LPF进行净的充放电,导致Vcp电压波动,引入杂散,恶化相位噪声。CP电路的核心在于使充放电电流大小相等,并且在保证充放电电流匹配的情况下,Vcp的输出范围尽可能大。小数分频锁相环的CP还要求更高的线性度、更宽的线性范围和具备量化噪声抵消的功能。现有的电荷泵存在充放电电流不恒定,电流失配大,线性度低和没有集成匹配DAC的不足,这些因素都不同程度的影响了小数分频锁相环的性能。
技术实现思路
为克服现有技术中的上述问题,本技术提供一种充放电电流恒定、电流失配小、杂散低并具有可调节的线性工作区域的用于小数分频锁相环中集成DAC的电荷泵。为了实现上述目的,本技术采用的技术方案如下:一种用于小数分频锁相环中集成DAC的电荷泵,包括电荷泵主电路模块CP,接收前级电路输出的充电信号UP和放电信号DN并输出模拟信号;线性工作区域调节模块OFFSET,接受前级电路输出的控制信号DACPULSEn,与电荷泵主电路模块CP连接并为之输出信号产生一固定偏移量使其处于线性区域工作; 数模转换模块DAC,接受前级电路输出的控制信号DACPULSE和N+1位量化噪声抵消分量控制信号ΒΙΤ,并与电荷泵主电路模块CP连接为之输出信号逐位抵消其量化噪声;其中,控制信号DACPULSEn和DACPULSE互为反相信号。具体地,所述电荷泵主电路模块CP包括接入一参考电流的参考电流产生电路,与参考电流产生电路连接构成参考电流支路的参考电流源,与参考电流源镜像连接的镜像电流源,分别与镜像电流源连接的用于接入充电信号UP的上开关管和用于接入放电信号DN的下开关管,分别与上下开关管连接并受相应充放电信号控制且相互连接的上下电荷共享消除电路,以及与参考电流源和镜像电流源均负反馈连接并输出模拟信号的运算放大器。进一步地,所述上电荷共享消除电路包括一对依次串接并接入差分上窄脉冲控制信号的第一晶体管,与该对第一晶体管均连接的用于接入充电信号UP并产生差分上窄脉冲控制信号的上辅助控制电路UPcancel,其中,该对串接的第一晶体管一端与上开关管连接,一端与下电荷共享消除电路连接。更进一步地,所述下电荷共享消除电路包括一对依次串接并接入差分下窄脉冲控制信号的第二晶体管,与该对第二晶体管均连接的用于接入放电信号DN并产生差分下窄脉冲控制信号的下辅助控制电路DNcancel,其中,该对串接的第二晶体管一端与下开关管连接,一端与上电荷共享消除电路连接。更具体地,所述线性工作区域调节模块OFFSET包括相互串接并与电荷泵主电路模块CP的参考电流源构成镜像电流源的第三晶体管和第四晶体管,并一端与第三晶体管和第四晶体管均连接且另一端与数模转换模块DAC连接的线性区域电荷共享消除电路,其中,第三晶体管接入控制信号DACPULSEn,第四晶体管为电荷泵主电路模块CP输出固定偏移量。为了降低锁相环杂散,所述线性区域电荷共享消除电路包括一对依次串接并接入第一窄脉冲控制信号的第五晶体管,与该对第五晶体管均连接的用于接入控制信号DACPULSE并产生第一窄脉冲控制信号的辅助控制电路DACcancel。为了降低小数分频引起的相位噪声恶化,同时抑制小数分频杂散信号,所述数模转换模块DAC由N+1组相互并联并与量化噪声抵消分量控制信号ΒΙΤ以位相对的量化噪声抑制电路构成,其中每组量化噪声抑制电路均接收控制信号DACPULSE并为电荷泵主电路模块CP的输出信号输出抵消电流,还均与线性工作区域调节模块OFFSET连接。具体地,所述量化噪声抑制电路包括接收控制信号DACPULSE和一位量化噪声抵消分量控制信号的与门,与与门连接的第六晶体管,与第六晶体管依次串接并构成与电荷泵主电路模块CP的参考电流源对应的镜像电流源的电阻和第七晶体管,以及与第六晶体管连接并与线性工作区域调节模块OFFSET连接的DAC电荷共享消除电路,其中,该构成的镜像电流源为电荷泵主电路模块CP的输出信号输出抵消电流。并且,所述DAC电荷共享消除电路包括一对依次串接并接入第二窄脉冲控制信号的第七晶体管,与该对第七晶体管均连接的用于接入控制信号DACPULSE并产生第二窄脉冲控制信号的辅助控制电路DACcancel。与现有技术相比,本技术具有以下有益效果:本技术通过对电荷泵主电路模块的设计,起到了提供恒定的充放电电流本文档来自技高网
...

【技术保护点】
一种用于小数分频锁相环中集成DAC的电荷泵,其特征在于,包括电荷泵主电路模块CP,接收前级电路输出的充电信号UP和放电信号DN并输出模拟信号;线性工作区域调节模块OFFSET,接受前级电路输出的控制信号DACPULSEn,与电荷泵主电路模块CP连接并为之输出信号产生一固定偏移量使其处于线性区域工作;数模转换模块DAC,接受前级电路输出的控制信号DACPULSE和N+1位量化噪声抵消分量控制信号BIT[N:0],并与电荷泵主电路模块CP连接为之输出信号逐位抵消其量化噪声;其中,控制信号DACPULSEn和DACPULSE互为反相信号。

【技术特征摘要】

【专利技术属性】
技术研发人员:万佳赵新强李栋谢李萍万彬韩文涛
申请(专利权)人:成都爱洁隆信息技术有限公司
类型:新型
国别省市:四川;51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1