源极大电容MOS器件，包括A型外延层，还包括位于A型外延层上的B型MOS器件，所述B型MOS器件源极外侧紧邻有A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区的底部具有向B型MOS器件的内侧有源区底部延伸的延伸部；所述A型、B型为载流子是空穴或电子的导电类型。采用本实用新型专利技术所述的源极大电容MOS器件，将常用的开关电容电路各个器件统一设计和制造，显著减小了开关电容电路的面积，减少了芯片制造过程的器件连线，简化设计的同时降低了开关电容电路芯片的制造成本。
【技术实现步骤摘要】
本技术属于半导体器件领域，涉及一种源极大电容MOS器件。
技术介绍
开关电容滤波器、开关电容放大器、开关电容积分器等广泛应用于通信系统、采样电路等应用电路中，由于MOS器件在速度、集成度、相对精度控制和微功耗等方面的独特优势，为开关电容电路的迅猛发展提供了很好的条件。开关电容电路是由MOS开关MOS电容和MOS运算放大器构成的一种大规模集成电路。在使用NMOS或CMOS工艺制造时，制造技术关系到分布电容、开关的通导电阻、放大器的带宽、电容器公差以及电压节点的泄漏电流等。图1示出开关电容电路的一种典型应用，MOS管M作为开关器件连接开关电容C，开关电容C作为采样保持原件连接其他器件的输入端，可以作为后续放大电路、积分电路或滤波电路的输入信号。现有集成电路工艺在设计和制造上述MOS管和开关电容C时，均为利用工艺规则分别设计和制造，器件版图面积较大，在大量使用开关电容电路的集成电路芯片时，元件分离设计和制造造成不可忽视的版图面积膨大，造成芯片整体成本的上升。
技术实现思路
为克服现有开关电容器件设计制造过程中面积较大，成本较高的技术缺陷，本技术公开了一种源极大电容MOS器件。本技术所述源极大电容MOS器件，包括A型外延层，还包括位于A型外延层上的B型MOS器件，所述B型MOS器件源极外侧紧邻有A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区的底部具有向B型MOS器件的内侧有源区底部延伸的延伸部；所述A型、B型为载流子是空穴或电子的导电类型。优选的，所述A型重掺杂区的电位与B型MOS器件衬底电位相同。优选的，所述A型重掺杂区包围B型MOS器件有源区底面和各个侧面，但不包括内侧有源区面向B型MOS器件沟道方向的侧面。优选的，所述A型为P型，B型为N型。优选的，所述B型MOS器件有源区靠近源级的沟道边缘具有第一 A型浅掺杂区，所述第一 A型浅掺杂区的的掺杂浓度小于B型MOS器件沟道的掺杂浓度。采用本技术所述的源极大电容MOS器件，将常用的开关电容电路各个器件统一设计和制造，显著减小了开关电容电路的面积，减少了芯片制造过程的器件连线，简化设计的同时降低了开关电容电路芯片的制造成本。【附图说明】图1为本技术所述开关电容电路的一种典型实现方式示意图；图2示出本技术所述源极大电容MOS器件的一种【具体实施方式】结构示意图；图2中附图标记名称为:l-NMOS管源级2-P型重掺杂区3_P型外延层4- NMOS管沟道5-P型浅掺杂区6-NM0S管栅极。【具体实施方式】下面结合附图，对本技术的【具体实施方式】作进一步的详细说明。本技术所述源极大电容MOS器件，包括A型外延层，还包括位于A型外延层上的B型MOS器件，所述B型MOS器件源极外侧紧邻有A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区的底部具有向B型MOS器件的内侧有源区底部延伸的延伸部；所述A型、B型为载流子是空穴或电子的导电类型。所述A型、B型为载流子是空穴或电子的导电类型，B型器件为MOS器件，例如A型为P型时，B型为N型，B型MOS器件为NMOS管。如图2所示的本技术一种【具体实施方式】中，A型为P型，B型为N型为例，虚线框内为NMOS管M，包括P型外延层，NMOS管以P型外延层3为基础构建。P型重掺杂区2位于NMOS管源级I相对沟道的另一侧，P型重掺杂区2与NMOS管源级I形成结电容作为开关电容C，在图1所示电路中，开关电容C 一端接地，另一端连接M的源极，对应在图2中利用NMOS管源级和P型重掺杂区构成的结电容，P型重掺杂区电位接地。图2所示的半导体硅片剖面结构形成了如图1电路图虚线框内所示的M、C器件及其连接关系。第一 NMOS管的内侧有源区I可以通过淀积底层金属导线直接连接其他器件，也可以以本领域公知的走线方式以其他层次的金属导线连接。本技术中，利用NMOS管源级作为同时作为开关电容C的一级，相对于传统的NMOS管和电容采用分离的集成元件的设计，减小了电路面积。为增大电容容值，P型重掺杂区2底部向NMOS管源级I底部延伸，使PN结结面积增大，P型重掺杂区可以包围NMOS管源级底面和各个侧面，但不包括内侧有源区面向NMOS管源级朝向沟道方向的侧面，实现最大的结面积。采用P型重掺杂区和NMOS管内侧有源区形成结电容的配置更适宜得到较大的电容，由于P型空穴的迀移率为N型电子迀移率的一半，因此P型重掺杂区体积比N型大，更易达到载流子平衡。在P型重掺杂区电位和NMOS管衬底电位相同时，例如同时接地电位时，该P型重掺杂区在作为开关电容另一级的同时还作为NMOS管的衬底电位接触，进一步节省了 MOS管的衬底电位接触环所需要的面积。本技术应用于开关电容电路，在开关电容C上储存采样电荷，但由于MOS器件的亚阈值效应，即使NMOS管栅极电压很低，在栅极下方仍可能形成较小的亚阈值电流，关闭后，开关电容C上存储的电荷会持续泄露。为降低亚阈值电流，本技术提供一种优选的实施方式，所述B型MOS器件靠近内侧有源区的沟道边缘具有A型浅掺杂区，所述A型浅掺杂区的的掺杂浓度小于B型MOS器件沟道掺杂浓度。例如图1所示的【具体实施方式】中，在NMOS管沟道靠近结电容的一侧设置掺杂浓度低于NMOS管沟道掺杂浓度的P型浅掺杂区5，形成高阻，可用载流子浓度低，达到降低亚阈值电流的目的。采用本技术所述的源极大电容MOS器件，将常用的开关电容电路各个器件统一设计和制造，显著减小了开关电容电路的面积，减少了芯片制造过程的器件连线，简化设计的同时降低了开关电容电路芯片的制造成本。进一步的，本技术采用构造浅掺杂区的方式对结电容进行了隔离，减小了各个次级效应所带来的电荷泄露。前文所述的为本技术的各个优选实施例，各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提，各个优选实施方式都可以任意叠加组合使用，所述实施例以及实施例中的具体参数仅是为了清楚表述技术人的技术验证过程，并非用以限制本技术的专利保护范围，本技术的专利保护范围仍然以其权利要求书为准，凡是运用本技术的说明书及附图内容所作的等同结构变化，同理均应包含在本技术的保护范围内。【主权项】1.源极大电容MOS器件，包括A型外延层，还包括位于A型外延层上的B型MOS器件，其特征在于，所述B型MOS器件源极外侧紧邻有A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区的底部具有向B型MOS器件的内侧有源区底部延伸的延伸部；所述A型、B型为载流子是空穴或电子的导电类型。2.如权利要求1所述的源极大电容MOS器件，其特征在于，所述A型重掺杂区的电位与B型MOS器件衬底电位相同。3.如权利要求1所述的源极大电容MOS器件，其特征在于，所述A型重掺杂区包围B型MOS器件有源区底面和各个侧面，但不包括内侧有源区面向B型MOS器件沟道方向的侧面。4.如权利要求1所述的源极大电容MOS器件，其特征在于，所述A型为P型，B型为N型。5.如权利要求1所述的源极大电容MOS器件，其特征在于，所述B型MOS器件有源区靠近源级的沟道边缘具有第一 A型浅掺杂区，所述第一 A型浅掺杂区的本文档来自技高网...
【技术保护点】
源极大电容MOS器件，包括A型外延层，还包括位于A型外延层上的B型MOS器件，其特征在于，所述B型MOS器件源极外侧紧邻有A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区的底部具有向B型MOS器件的内侧有源区底部延伸的延伸部；所述A型、B型为载流子是空穴或电子的导电类型。
【技术特征摘要】
【专利技术属性】
技术研发人员：张干，王建全，彭彪，王作义，崔永明，
申请(专利权)人：四川广义微电子股份有限公司，
类型：新型
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。