本发明专利技术的课题在于提供一种半导体装置，能够提高导通开关期间中的dv/dt的利用栅极驱动电路的控制性。具备多个沟槽栅群，该沟槽栅群包括相互邻接的3个以上的沟槽栅，相邻的2个沟槽栅群的间隔比在一个沟槽栅群中相邻的2个沟槽栅的间隔宽。由此，栅极-发射极间电容增大，所以能够提高导通开关期间中的dv/dt的利用栅极驱动电路的控制性。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术设及半导体装置W及使用了该半导体装置的电力变换装置，特别设及适用 于绝缘栅双极晶体管（InsulatedGateBipolarTransistor下简称为IGBT)的半导体 装置W及使用了该半导体装置的电力变换装置。
技术介绍
IGBT是通过施加到栅极电极的电压来控制在集电极电极与发射极电极之间流过 的电流的开关元件。IGBT可控制的电力从几十瓦宽达几十万瓦，并且，开关频率也从几十赫 兹宽达超过几百千赫兹，所W广泛用于从家庭用的空调、微波炉等小电力设备到铁路、炼铁 厂的逆变器等大电力设备。 在IGBT中，为了该些电力设备的高效化，希望低损失化，并要求导通损失、开关损 失的降低。同时，为了防止EMC噪声、误动作、马达的绝缘破坏化reakdown)等问题，要求能 够根据应用的规格来控制输出电压的时间变化率dv/dt。 但是，在专利文献1(日本特开2000-307116号公报）中，如图10所示，公开了变 更了沟槽栅的排列间隔的构造的IGBT。图10的IGBT的特征点在于；在沟槽栅的间隔宽的 部位，并非形成P沟道层106,而是设置有浮置P层105。 通过设为该样的结构，电流仅流到沟槽栅的间隔窄的部分，所W能够抑制在短路 时流过的过电流，并能够提高元件的破坏忍耐量。另外，空穴电流的一部分经由浮置P层 105而流入到P沟道层106,所W沟槽栅附近处的空穴浓度增加，能够降低导通电压。进而， 能够缓和浮置P层105和n-漂移层104形成的pn结对沟槽栅施加的电场并保持耐压。 专利文献1;日本特开2000-307116号公报（图16)
技术实现思路
但是，在图10所示的IGBT中，在IGBT的导通时，有时发生与IGBT的双臂连接的 二极管的dvAlt的控制性降低的问题。[000引如W下那样考虑其理由。如果对栅极施加阔值电压W上的电压而注入电子，则从 背面注入空穴，一部分的空穴流过浮置P层105,所W其电位Vf上升。此时，处于浮置P层 105的空穴对栅极-集电极间电容Cgc进行充电，栅极电压升高（AVge)。由此，导通自加 速，在与IGBT成对连接的二极管中发生大的dvMt。该AVge依赖于栅极-集电极间电容 和栅极-发射极间电容之比Cgc/Cge，所W为了提高利用栅极电阻的dv/化的控制性，Cgc/ Cge的降低或者浮置P层的去除是有效的。但是，电容比由元件构造决定，所W难W仅通过 调整外部因子（栅极电阻等）来控制dv/化。作为其结果，利用栅极电阻的dv/化的控制性 降低。 在该导通初期中的过渡的期间中，浮置P层105中的空穴对栅极进行充电的电荷 量AQsw通过式（1)表示。 [式U[001引通过该AQsw，经由栅极-发射极间电容Cge，栅极电压升高AVge。因此，AQsw还能够通过式（2)表示。[001引[式引AQsw=CgcAVsc……似[001引根据式（1)、式（2)，栅极电压的升高量AVge通过式（3)表示。[001引[式引【主权项】1. 一种半导体装置，其特征在于，具备： 第1导电类型的第1半导体层； 第2导电类型的第2半导体层，与所述第1半导体层邻接； 第1导电类型的多个第3半导体层，与所述第2半导体层邻接； 第2导电类型的多个第4半导体层，设置于所述第3半导体层的表面； 多个沟槽栅，设置于以所述第3半导体层的表面为侧壁的多个沟槽内； 第1主电极，与所述第1半导体层电连接；以及 第2主电极，与多个所述第3半导体层和多个所述第4半导体层电连接， 所述半导体装置还具备多个沟槽栅群，所述沟槽栅群包括相互邻接的3个以上的所述 沟槽栅， 相邻的2个所述沟槽栅群的间隔比在一个所述沟槽栅群中相邻的2个所述沟槽栅的间 隔宽。2. 根据权利要求1所述的半导体装置，其特征在于， 在位于所述沟槽栅群的端部的所述沟槽栅相向的所述第3半导体层的表面设置所述 第4半导体层。3. 根据权利要求1所述的半导体装置，其特征在于， 在相邻的所述沟槽栅群之间设置有浮置的第2导电类型的第5半导体层。4. 根据权利要求3所述的半导体装置，其特征在于， 所述第5半导体层形成得比所述第3半导体层深。5. 根据权利要求4所述的半导体装置，其特征在于， 在所述第5半导体层与所述沟槽栅之间，介入有所述第2半导体层的一部分。6. 根据权利要求1所述的半导体装置，其特征在于， 在所述第3半导体层与所述第2半导体层之间，设置有杂质浓度比所述第2半导体层 高的第2导电类型的第6半导体层。7. 根据权利要求6所述的半导体装置，其特征在于， 在所述第6半导体层与所述第2半导体层之间，设置有第1导电类型的第7半导体层。8. 根据权利要求1所述的半导体装置，其特征在于， 在多个所述沟槽中，包括： 第1沟槽，形成所述沟槽栅群的中央部中的所述沟槽栅；以及 第2沟槽，位于相邻的2个所述沟槽栅群之间，形成所述沟槽栅群的端部中的所述沟槽 栅， 所述第2沟槽以位于所述端部的所述第3半导体层的表面为侧壁，并且以所述第2半 导体层的表面为底面，并且所述第2沟槽的宽度比所述第1沟槽宽， 所述沟槽栅群的所述端部中的所述沟槽栅与所述侧壁相向。9. 一种电力变换装置，具备：一对直流端子；多个串联连接电路，连接于所述直流端子 之间，串联连接多个半导体开关元件；以及多个交流端子，与多个所述串联连接电路的各串 联连接点连接，所述电力变换装置通过所述多个半导体开关元件导通/断开来进行电力的 变换，其特征在于， 所述多个半导体开关元件的各个是权利要求1所述的半导体装置。【专利摘要】本专利技术的课题在于提供一种半导体装置，能够提高导通开关期间中的dv/dt的利用栅极驱动电路的控制性。具备多个沟槽栅群，该沟槽栅群包括相互邻接的3个以上的沟槽栅，相邻的2个沟槽栅群的间隔比在一个沟槽栅群中相邻的2个沟槽栅的间隔宽。由此，栅极-发射极间电容增大，所以能够提高导通开关期间中的dv/dt的利用栅极驱动电路的控制性。【IPC分类】H01L29-739, H01L29-78【公开号】CN104823281【申请号】CN201380063386【专利技术人】铃木弘, 白石正树, 渡邉聡, 石丸哲也 【申请人】株式会社日立功率半导体【公开日】2015年8月5日【申请日】2013年12月3日【公告号】DE112013005341T5, WO2014087986A1本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于，具备：第1导电类型的第1半导体层；第2导电类型的第2半导体层，与所述第1半导体层邻接；第1导电类型的多个第3半导体层，与所述第2半导体层邻接；第2导电类型的多个第4半导体层，设置于所述第3半导体层的表面；多个沟槽栅，设置于以所述第3半导体层的表面为侧壁的多个沟槽内；第1主电极，与所述第1半导体层电连接；以及第2主电极，与多个所述第3半导体层和多个所述第4半导体层电连接，所述半导体装置还具备多个沟槽栅群，所述沟槽栅群包括相互邻接的3个以上的所述沟槽栅，相邻的2个所述沟槽栅群的间隔比在一个所述沟槽栅群中相邻的2个所述沟槽栅的间隔宽。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：铃木弘，白石正树，渡邉聡，石丸哲也，
申请(专利权)人：株式会社日立功率半导体，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。