本发明专利技术提供一种VDMOS管的制造方法和VDMOS，该方法包括：在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区；对该氮化硅层以及该栅氧化层进行刻蚀处理，以在该多晶硅层的侧壁形成侧墙；在该多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低该钛的硅化物的电阻；依次形成介质层、接触孔和金属层，以使得该金属层分别与该N型源区的侧面以及该N型源区的上表面的钛的硅化物的侧面相连接。
【技术实现步骤摘要】
本专利技术涉及半导体芯片形成工艺技术，尤其涉及一种垂直双扩散金属氧化物半导体晶体管(Vertical Double-diffused MOSFET ;简称:VDM0S)的制造方法和 VDMOS。
技术介绍
图1为现有技术中平面型VDMOS管的结构原理图，如图1中所示，为了确保单脉冲雪崩击穿(Single Pulse Avalanche Energy ;简称:EAS)能力，在平面型VDMOS管的结构中，源区与体区需要短接起来。目前，现有技术中将源区与体区进行短接的做法是:在刻蚀出来的硅孔中填充金属，从而通过金属将源区和体区短接，其中，金属与源区的接触面可以如图1中的虚线圆圈所示。但是，由图1可知，金属与源区的接触面积非常小，即主要靠源区的侧面和金属连接，然后金属再与P+区短接起来，从而使得短接的效果相对较差，进而造成EAS能力较差的问题。
技术实现思路
本专利技术提供一种VDMOS管的制造方法和VDM0S，用于提高源区与P+体区的短接效果，进而提闻EAS能力。本专利技术的第一个方面是提供一种EAS能力的改进方法，包括:在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区；对所述氮化硅层以及所述栅氧化层进行刻蚀处理，以在所述多晶硅层的侧壁形成侧墙；在所述多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低所述钛的硅化物的电阻；依次形成介质层、接触孔和金属层，以使得所述金属层分别与所述N型源区的侧面以及所述N型源区的上表面的钛的硅化物的侧面相连接。本专利技术的另一个方面是提供一种VDM0S,包括:N型衬底,在所述N型衬底上表面形成的N型外延层，在所述N型外延层上表面形成的栅氧化层，在所述栅氧化层上表面形成的多晶硅层，在所述N型衬底上形成的P-体区、N型源区和P+体区，由对所述多晶硅层上形成的氮化硅层以及所述栅氧化层的刻蚀而形成的所述多晶硅层的侧墙，在所述多晶硅层和N型源区的上表面形成的钛的硅化物层，在所述多晶硅层、所述多晶硅层的侧墙和所述硅化物层的表面形成的介质，在所述P+体区上方形成的接触孔，以及在所述介质层的上表面、所述接触孔中以及所述N型衬底的下表面形成的金属层；其中，所述金属层分别与所述N型源区的侧面以及所述N型源区的表面的钛的硅化物的侧面相连接。本专利技术的技术效果是:在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区；对该氮化硅层以及该栅氧化层进行刻蚀处理，以在该多晶硅层的侧壁形成侧墙；在该多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低该钛的硅化物的电阻；再依次形成介质层、接触孔和金属层，以使得该金属层分别与该N型源区的侧面以及该N型源区的上表面的钛的硅化物的侧面相连接，由于金属层与该N型源区的侧面相连接的同时，与该N型源区的上表面的钛的硅化物的侧面相连接，且源区上的表面的钛硅化物的电阻率极小，且覆盖了整个源区的上表面，这将相当于金属层延伸到了整个源区的表面，因此使得源区与金属层的接触面积变大，从而提高了源区与P+体区的短接效果，进而提高了 EAS能力。【附图说明】图1为现有技术中平面型VDMOS管的结构原理图；图2为本专利技术VDMOS管的制造方法的一个实施例的流程图；图3a为本实施例中栅氧化层和多晶硅层的形成方法的示意图；图3b为本实施例中P-体区的形成方法的示意图；图3c为本实施例中N型源区的形成方法的示意图；图3d为本实施例中氮化硅层和P+体区的形成方法的示意图；图3e为本实施例中多晶硅层的侧壁形成侧墙的形成方式的示意图；图3f为本实施例中钛的硅化物的示意图；图3g为本实施例中介质层和接触孔的形成方式的示意图；图3h为本实施例中金属层的形成方式的示意图；图4为本专利技术VDMOS管的制造方法的另一个实施例的流程图。【具体实施方式】图2为本专利技术VDMOS管的制造方法的一个实施例的流程图，如图2所示，本实施例的方法包括:步骤101、在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区。在本实施例中，图3a为本实施例中栅氧化层和多晶硅层的形成方法的示意图，如图3a所示，将该栅氧化层形成在N型外延层的上表面，并在该栅氧化层的上表面形成多晶硅层。其中，N型外延层形成在N型衬底的上表面。该栅氧化层生长温度大于或等于900°C，且小于或等于1100°C ;其厚度大于或等于0.05um，且小于或等于0.20um。另外，图3b为本实施例中P-体区的形成方法的示意图，如图3b所示，P-体区的形成方式具体为:注入硼离子以形成P-体区，其中，硼离子的剂量大于或等于1.0E14个/cm,且小于或等于1.0E15个/cm ;其能量大于或等于100KEV，且小于或等于150KEV。然后采用预设驱入温度和预设驱入时间对该P-体区进行驱入，其中，该预设驱入温度大于或等于1100°C，且小于或等于1200°C ;预设驱入时间大于或等于50分钟，且小于或等于200分钟。图3c为本实施例中N型源区的形成方法的示意图，如图3c所示，N型源区的形成方式具体为:注入砷离子或者磷离子以形成N型源区，其中，该砷离子或者磷离子的剂量大于或等于1.0E15个/cm，且小于或等于1.0E16个/cm ;其能量为大于或等于100KEV，且小于或等于150KEV。图3d为本实施例中氮化硅层和P+体区的形成方法的示意图，如图3d所示，该氮化硅层和P+体区的形成方式具体为:在多晶硅层和栅氧化层的上表面形成氮化硅层，其中，该氮化硅层的生长温度大于或等于700°c，且小于或等于900°C ;其厚度大于或等于0.1um,且小于或等于0.3um。然后注入硼离子(即图3d中所示的P型离子)以形成该P+体区，其中，该硼离子剂量大于或等于1.0E15个/cm，且小于或等于1.0E16个/cm ;其能量为大于或等于100KEV，且小于或等于150KEV。步骤102、对该氮化硅层以及该栅氧化层进行刻蚀处理，以在该多晶硅层的侧壁形成侧墙。在本实施例中，具体的，图3e为本实施例中多晶硅层的侧壁形成侧墙的形成方式的示意图，如图3e所示，对该氮化硅层以及该栅氧化层进行刻蚀处理，从而在该多晶硅层的侧壁形成侧墙。步骤103、在该多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低该钛的硅化物的电阻。在本实施例中，具体的，图3f为本实施例中钛的硅化物的示意图，如图3f所示，该钛的硅化物形成在多晶硅层和N型源区的表面。步骤104、依次形成介质层、接触孔和金属层，以使得该金属层分别与该N型源区的侧面以及该N型源区的上表面的钛的硅化物的侧当前第1页1 2 本文档来自技高网...
【技术保护点】
一种垂直双扩散金属氧化物半导体晶体VDMOS管的制造方法，其特征在于，包括：在硅片上依次形成栅氧化层、多晶硅层、P‑体区、N型源区、氮化硅层和P+体区；对所述氮化硅层以及所述栅氧化层进行刻蚀处理，以在所述多晶硅层的侧壁形成侧墙；在所述多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低所述钛的硅化物的电阻；依次形成介质层、接触孔和金属层，以使得所述金属层分别与所述N型源区的侧面以及所述N型源区的上表面的钛的硅化物的侧面相连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：马万里，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。