半导体材料制造技术

本发明专利技术涉及一种半导体晶片，包括：衬底；在该衬底上的第一AlGaN层；在该第一AlGaN层上的第二AlGaN层；在该第二AlGaN层上的GaN层；以及在该第一AlGaN层和第二AlGaN层之间的多个晶体GaN岛。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术设及一种半导体材料和半导体材料W晶片形式作为用于形成发光二极管 (LED)或其它光电装置的支撑物的用途。而且，本专利技术设及一种使用晶片构造高质量光电装 置的方法。具体地，本专利技术设及一种具有娃衬底的改进的led,当使用大支撑晶片时，该改进 的LED将发生的位错-缺陷（dislocation-defect)和翅曲减至最小。
技术介绍
光电装置是众所周知的并且还已知对于该样的装置，在形成装置的部分结构的半 导体层中，将缺陷的发生减至最小是合乎需要的。例如，在LED中的常见缺陷包括螺旋（边 缘或螺旋式）位错（穿线位错，t虹eadingdislocation),在最终产品中它可W导致降低的 发光效率。由于在位错和缺陷处可W发生非福射重合，效率降低可W至少部分出现。该些 缺陷降低装置的内量子效率（I犯）。[000引正如在W02006/014472中所讨论的，该种位错的一个原因是在不同层之间的晶格 失配。由于不同的晶格参数和/或由于在高温生长之后W不同速率的热收缩，该可W简单 地出现。解决由不同的晶格参数和不同的热收缩速率所导致的位错问题的已知技术是在两 个失配的层之间生长成分梯度层。因此，成分梯度层可W更紧密地匹配每个界面表面上所 需要的晶格参数。US2010/0032650公开了该样的插入层。 降低位错密度的另一已知技术是正如在US2002/0069817中公开的，沉积材料（如 Si化）不连续的纯化夹层（隔层，interlayer)，随后是Si化夹层上的GaN或InGaN的岛 (岛，island)生长层W弯曲位错，紧接着是GaN的第二层。该种方法通常需要GaN厚的第 二层的增长W获得充分接合的连续的低缺陷层。 本专利技术人已经发现，可W在娃衬底上生长的无裂缝GaN层的厚度是受限的，并且 相当数量的螺旋位错存在于该样的GaN层中。而且，专利技术人意识到，n-型渗杂GaN层或者 在第一GaN层上包括另外的n-渗杂的GaN层的任何尝试增加层中的应力（压力，stress) 并且恶化该个问题。 失配的晶格参数和热膨胀系数的后果（尤其是差异位于衬底和覆盖层之间的地 方）是，通过在衬底和覆盖半导体层之间的晶格参数和热膨胀系数的失配将高度弯曲引入 至晶片中。而且，如果该种弯曲意味着覆盖层处于拉伸状态，那么裂缝可W在该个层中形 成。该种弯曲还意味着大直径的晶片不可W在大容积的制造设备中使用，并且因此减小可 W有效制造的晶片的尺寸，或导致高缺陷水平的晶片。 已经建议了几种方法解决拉伸应力和相关的弯曲和/或裂缝（破裂，cracking)的 问题。方法包括使用图案化的衬底W引导在衬底掩膜部分或蚀刻部分中的裂缝，使用柔性 衬底或使用AlGaN层或插入低温A1N夹层。例如，为了在Si衬底上制造基于GaN的LED(通 过低成本的路线），在生长之前，另外的操作（如非原位图案化）不是优选的，并且需要一种 方法，该方法同时给予无裂缝层、低螺旋位错密度和平晶片。[000引 GB2485418描述了一种晶片结构，该晶片结构试图解决至少一些与上面提到的现 有技术相关的问题。其中公开的半导体材料使用AlGaN层、GaN层和Si化夹层的组合W向 娃衬底提供高质量材料，用于光电装置的建造。晶片同时是平的、无裂缝的并且通过应力的 细致设计在晶片中具有可接受的低位错密度和螺旋位错的控制。制造晶片的成本小于使用 非原位图案化制造晶片的成本，该导致显著的商业优势。 GB2485418中公开的晶片的关键要素是通过Si化夹层的GaN的3-D岛的生长。该 些岛降低不合需要的螺旋位错的传播，该螺旋位错从初始核化层至3-D岛的顶部上生长的 GaN层的顶部上生长的装置的活性区域。同一专利技术人随后表明，在A1N核化层上可W直接生 长GaN的3-D岛，正如在出版的科学出版物（PhysicsStatusSolidiB2471752(2010)) 中所描述的。然而，人们发现，AlGaN应力消除层随后的生长引入另外的位错，其旨在降低 3-D岛层，因为大的晶格在AlGaN和GaN之间失配。对于该种AlGaN层，需要高侣浓度W在 A1N核化层和该种AlGaN层上方生长的GaN层之间提供成分梯度。因此，在上面的科学出版 物中公开的该种特定方法不适合娃衬底上高质量的GaN层的生长。 US2005/0037526公开了一种用于生产氮化物半导体晶片的方法。该方法依靠规则 的一维阵列生长，而不是孤立的晶体岛的生长。[001UJP2005235909公开了 一种专为短波长应用设计的结构，该结构具有由GaN和AlGaN组成的活性区域。如在US2005/0037526中的，通过外部的平版加工生长该结构。 US2009/315067描述了一种降低位错密度的方法，其不需要从上面两个申请中所 描述的生长系统去除晶片。描述的该技术依靠非常高水平的渗杂。
技术实现思路
因此，对解决至少一些与现有技术相关的问题，或至少在该处提供商业上可接受 的选择的半导体晶片存在需求。具体地，本专利技术的目标是提供一种没有显著翅曲的大晶片。 本专利技术的另一目标是提供低成本娃衬底晶片（其提供高效率的L邸生产）。 根据第一方面，本专利技术提供了一种半导体晶片，包括：衬底； 衬底上的第一AlGaN层； 第一AlGaN层上的第二AlGaN层；第二AlGaN层上的GaN层；W及 在第一AlGaN层和第二AlGaN层之间的多个晶体GaN岛。 现在将进一步描述本专利技术。在W下段落中，更详细地限定了本专利技术的不同方面/ 实施方式。除非明确相反地表明，如此限定的每个方面/实施方式可W与任何其它方面/ 实施方式或多个方面/多种实施方式相组合。尤其是，指定为优选的或有利的任何特征可 W与指定为优选的或有利的任何其它特征或多个特征相组合。 通过半导体晶片指的是由至少一些半导体材料组成的复合层状体。概括地说，它 是适合于电子装置（优选地光电装置）形成的晶片。在本领域中，晶片是众所周知的。 如在本文中使用的，关于两层的术语"上"包括直接接触的层W及在其间具有一层 或多层的层。如在本文中使用的术语"在上面"或"在下面"是相对于层状结构，其中，衬底 被认为是最低的层。因此，如果第一层是在第二层上面，该意味着，第一层是在第二层衬底 的对侧上。如在本文中使用的术语"在上面"或"在下面"不需要实施例第一层和第二层彼 此直接接触中。 如在本文中使用的，提及的它的组成成分的任何种类包括它的所有可用的化学计 量。因此，例如，AlGaN包括它的所有合金，如A1脚(wN，其中，X不等于1或0。优选的化 学计量将根据所需的层厚度变化。 本专利技术人现在已经发现了一种用于形成GaN层的新方法，W在不需要Si化夹层的 情况下，降低不需要的螺旋位错的形成。GaN岛初始生长条件的精细控制导致在AlGaN层 (相对于衬底）上方突出的GaN晶体区域的S维区域（或岛）的局部化生长。当该些S维 岛周围形成第二AlGaN层时，在AlGaN缓冲层上形成的部分螺旋位错向在S维区域和第二 AlGaN层之间的界面或刻面（切面，化cets)弯曲并且终止在该处。因此，令人吃惊地，GaN 层可W形成在第二AlGaN层上，该第二AlGaN层具有除上面提到的界面处终止的那些外的 非常少的螺纹错位。结果，本专利技术的G本文档来自技高网...

【技术保护点】
一种半导体晶片，包括：衬底；在所述衬底上的第一AlGaN层；在所述第一AlGaN层上的第二AlGaN层；在所述第二AlGaN层上的GaN层；以及在所述第一AlGaN层和所述第二AlGaN层之间的多个晶体GaN岛。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：门诺·卡珀斯，朱丹丹，
申请(专利权)人：因特莱克有限公司，
类型：发明
国别省市：英国;GB