电压监控电路、电压施加电路制造技术

本发明专利技术的电压监控电路、电压施加电压，包括控制电路和监测电路：控制电路的输出端连接第一控制信号和第二控制信号，用于控制监测电路的开关；监测电路包括第一NMOS晶体管、第二NMOS晶体管和第一PMOS晶体管：第一NMOS晶体管的漏极连接第一节点，源极连接第二NMOS晶体管的漏极，栅极连接第一控制信号；第二NMOS晶体管的源极连接第一PMOS晶体管的源极，栅极连接第一控制信号；第一PMOS晶体管的漏极连接第二节点，栅极连接第二控制信号；其中，将要监控的电压连至第二节点，根据第一节点输出电压监控第二节点的电压，或第一节点将要施加的电压输出到第二节点。本发明专利技术中，控制电路控制监测电路导通，监测电路根据第一节点的电压实现对第二节点的电压进行监控或施加。

【技术实现步骤摘要】

本专利技术涉及集成电路设计
，尤其涉及一种电压监控电路、电压施加电路。
技术介绍
在集成电路技术领，一般需要对电路中的某一个电压信号进行检测、监控。现有技术中，通常采用一个NMOS晶体管将需要监控的电压信号引出来，通过输出检测输出的电压的大小实现电压监控的目的。电压的监控电路参考图1所示，将电压信号VEP连接晶体管Ml的源极，给晶体管Ml的栅极施加控制电压，输出电压VPP，从而得出电压VEP的电压的大小。然而，由于晶体管内部的衬偏效应，使得栅极需要的电压比源极电压高2V?3V，晶体管才能导通，因此，需要较高的栅极控制电压。现有技术还可以采用PMOS晶体管对电压进行监控，然而，当采用PMOS晶体管对电压进行监控时，PMOS晶体管的栅极为低电平时，PMOS晶体管即导通，从而不需要高的栅极电压即可实现对电压的监测。然而，当不需要对电压进行监控时，VPP的电压不确定，PMOS晶体管的衬底接VEP时，VPP比VEP低一定值时，PMOS晶体管导通，然PMOS晶体管的衬底接VPP时，VPP高于VEP —定值时，PMOS晶体管导通，因此，PMOS晶体管难以关闭。
技术实现思路
本专利技术的目的在于，提供一种电压监控电路，较小的栅极控制电压即可实现对电路中的电压进行监控。为解决上述技术问题，本专利技术提供一种电压监控电路，包括:所述控制电路的输出端连接第一控制信号和第二控制信号，用于控制监测电路的开关;所述监测电路包括第一 NMOS晶体管、第二 NMOS晶体管和第一 PMOS晶体管:所述第一 NMOS晶体管的漏极连接第一节点，源极连接所述第二 NMOS晶体管的漏极，栅极连接所述第一控制信号；所述第二 NMOS晶体管的源极连接所述第一 PMOS晶体管的源极，栅极连接所述第一控制信号；所述第一 PMOS晶体管的漏极连接第二节点，栅极连接所述第二控制信号；其中，将需要监控的电压连接至所述第二节点，根据所述第一节点输出的电压信号监控所述第二节点的电压。可选的，所述控制电路包括依次相连的或非电路、第一反相电路以及电压转换电路，所述或非电路的输入端连接第一输入信号和第二输入信号。可选的，所述电压转换电路包括:依次连接于第一电源端与第二电源端之间的第二 PMOS晶体管、第三PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管；依次连接于所述第一电源端与所述第二电源端之间的第四PMOS晶体管、第五PMOS晶体管、第五NMOS晶体管以及第六NMOS晶体管；其中，所述第三PMOS晶体管的漏极、所述第三NMOS晶体管的漏极通过第三节点连接所述第四PMOS晶体管的栅极，所述第五PMOS晶体管的漏极、所述第五NMOS晶体管的漏极通过第四节点连接所述第二 PMOS晶体管的栅极，所述第一控制信号连接所述第四节点，所述第二控制信号连接所述第三节点。可选的，所述第三PMOS晶体管的栅极和所述第五PMOS晶体管的栅极连接所述第三输入信号，所述第三NMOS晶体管的栅极和所述第五NMOS晶体管的栅极连接所述第四输入信号。可选的，所述第一电源端为1V?12V的电压源，所述第二电源端为地端。可选的，所述第一控制信号和所述第二控制信号根据所述第一输入信号和所述第二输入信号对应输出所述第一电源端或者所述第二电源端的电压。可选的，当所述第一输入信号和所述第二输入信号为高电平时，所述第一控制信号输出所述第一电源端的电压，所述第二控制信号输出所述第二电源端的电压，所述监测电路导通。可选的，所述第一 NMOS晶体管和所述第二 NMOS晶体管为低阈值NMOS晶体管。可选的，所述第一 PMOS晶体管为正常阈值PMOS晶体管。作为本专利技术的另一面，本专利技术还提供一种电压施加电路，包括控制电路和监测电路:所述控制电路的输出端连接第一控制信号和第二控制信号，用于控制监测电路的开关;所述监测电路包括第一 NMOS晶体管、第二 NMOS晶体管和第一 PMOS晶体管:所述第一 NMOS晶体管的漏极连接第一节点，源极连接所述第二 NMOS晶体管的漏极，栅极连接所述第一控制信号；所述第二 NMOS晶体管的源极连接所述第一 PMOS晶体管的源极，栅极连接所述第一控制信号；所述第一 PMOS晶体管的漏极连接第二节点，栅极连接所述第二控制信号；其中，所述第一节点将需要施加的电压输出到得到第二节点。本专利技术提供的电压监控电路中，通过第一控制信号以及第二控制信号控制监测电路的导通，将需要监控的电压连接至第二节点，监测电路将第二节点的电压信号传送到第一节点，根据第一节点检测的电压信号实现对第二节点处的电压进行监控。本专利技术的电压施加电路，通过第一节点将需要施加的电压输出到第二节点。【附图说明】图1为现有技术中电压监控电路的电路图；图2为本专利技术一实施例中电压监控电路的电路图；图3为本专利技术一实施例中电压转换电路的电路图。【具体实施方式】下面将结合示意图对本专利技术的电压监控电路、电压施加电路进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。本专利技术的核心思想在于，第一输入信号和第二输入信号同时为高电平时，控制输出的第一控制信号为高电平，第二控制信号为低电平，使得监测电路导通，将需要监控的电压连接至第二节点，监测电路将第二节点的电压信号传送到第一节点，根据第一节点检测的电压实现对第二节点处的电压进行监控。同时，还可以通过第一节点向第二节点施加一预定的电压。下文结合图2-图3对本专利技术的电压监控电路进行具体说明。电压监控电路包括控制电路10和监测电路20。所述控制电路10的输出端连接第一控制信号HVO和第二控制信号HVOb，用于控制监测电路20的开关；所述监测电路20包括第一 NMOS晶体管N1、第二 NMOS晶体管N2和第一 PMOS晶体管Pl:所述第一 NMOS晶体管NI的漏极连接第一节点A，源极连接所述第二 NMOS晶体管N2的漏极，栅极连接所述第一控制信号HVO ;所述第二 NMOS晶体管N2的源极连接所述第一 PMOS晶体管Pl的源极，栅极连接所述第一控制信号HVO ;所述第一 PMOS晶体管Pl的漏极连接第二节点B，栅极连接所述第二控制信号HVOb0在本专利技术中，所述第一 NMOS晶体管NI和所述第二 NMOS晶体管N2为低阈值NMOS晶体管。阈值可以为0V、0.1V等值，所述第一 PMOS晶体管Pl为正常阈值PMOS晶体管，阈值可以为0.7V、0.8V等值。在本专利技术中，将需要监控的电压VEP连接到所述第二节点B，根据所述第一节点A输出的电压信号VPP监控所述第二节点B的电压VEP。继续参考图1，所述控制电路10包括依次相连的或非电路11、第一反相电路12以及电压转换电路13，所述或非电路11的输入端连接第一输入信号CPMPEN和第二输入信号XV0N。本实施例中，通过第一输入信号CPMPEN和第二输入信号XV0N，控制输出到电压转换电路13的控制信号EN，使得第一控制信号HVO和第二控制信号HVOb相应的输出第一电源端HVPP或者第二电源端GND的电压，从而使得监测电路20导通，电压转换电路13的电路图参考图3所示，所述电压转换电路13包括:依次本文档来自技高网...

【技术保护点】
一种电压监控电路，其特征在于，包括控制电路和监测电路：所述控制电路的输出端连接第一控制信号和第二控制信号，用于控制监测电路的开关；所述监测电路包括第一NMOS晶体管、第二NMOS晶体管和第一PMOS晶体管：所述第一NMOS晶体管的漏极连接第一节点，源极连接所述第二NMOS晶体管的漏极，栅极连接所述第一控制信号；所述第二NMOS晶体管的源极连接所述第一PMOS晶体管的源极，栅极连接所述第一控制信号；所述第一PMOS晶体管的漏极连接第二节点，栅极连接所述第二控制信号；其中，将需要监控的电压连接至所述第二节点，根据所述第一节点输出的电压信号监控所述第二节点的电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡剑，杨光军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31