包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件制造技术

公开了包括多个堆叠的半导体裸芯的半导体封装体和形成所述半导体封装体的方法。为了简化对控制器裸芯的引线键合要求，控制器裸芯可以以倒装芯片布置直接安装到基板上，而不需要控制器裸芯之外的引线键合体或足印。然后，可以将隔垫物层附着到基板，在控制器裸芯周围，以提供要安装一个或多个闪存裸芯的平表面。隔垫物层可以设置为各种不同的配置。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】包括用于嵌入和/或隔开半导体裸巧的独立膜层的半导体 器件
技术介绍
便携式消费电子产品的强劲增长需要促进了对高容量存储装置的需求。诸如闪存 存储卡的非易失性半导体存储器装置正变得越来越广泛用于满足对数字信息存储和交换 的日益增长的需要。它们的便携性、多用些和稳定的设计、W及其高可靠性和大容量已经使 得该种存储器器件理想地用于各种电子设备，包括例如，数码相机、数字音乐播放器、视频 游戏机、PDA和蜂窝电话。 虽然已知了多种封装体配置，但是通常闪存存储卡可W制造为系统级封装体 (Si巧或多巧片模块（MCM)，其中，在小足印基板上安装和互连多个裸巧。该基板通常可W 包括刚性的介电基底，其具有在一面或两面上蚀刻的导电层。在裸巧和（一个或多个）导 电层之间形成电连接，且（一个或多个）导电层提供用于将裸巧连接到主机设备的电引线 结构。一旦进行在裸巧和基板之间的电连接，则典型地在模塑化合物中包封该装配件，W提 供保护性封装。 图1和图2中示出了传统半导体封装体20的剖面侧视图和俯视图（在图2中没有 示出模塑化合物）。典型的封装体包括附着到基板26的的多个半导体裸巧，诸如闪存裸巧 22和控制器裸巧24。在裸巧制造工艺期间，可W在半导体裸巧22、24上形成多个裸巧键合 垫。类似地，可W在基板26上形成多个接触垫30。裸巧22可W被附着在基板26上，然后 裸巧24可W被安装在裸巧22上。然后，可W通过在相应的裸巧键合垫28和接触垫30对 之间附着引线键合体32来将所有裸巧电禪合到基板。一旦完成了所有电连接，则可W在模 塑化合物34中包封该些裸巧和引线键合体，W密封该封装并保护该些裸巧和引线键合体。 为了最高效地使用封装足印，已知上下堆叠半导体裸巧，无论是完全彼此重叠还 是带有偏移地重叠，如图1和2所示。在偏移配置中，一个裸巧被堆叠在另一裸巧的顶上使 得下方裸巧的键合垫被暴露。偏移配置提供方便地接近在堆叠中的每个半导体裸巧上的键 合垫的优点。 为了增加半导体封装中的存储器容量、同时维持或减少该封装的总体尺寸，存储 器裸巧的尺寸相比于封装体的总体尺寸已经变大。如此，存储器裸巧的足印通常几乎与基 板的足印一样大。因此，半导体封装体内的用于向下引线键合到基板的空间是宝贵的。具 体地，在存在多个堆叠的闪存裸巧22的情况下，可能变得难W对于所有接触焊垫找到基板 上的空间进行所有必需的电连接。在实际半导体封装体中，裸巧键合垫、接触垫和引线键合 体的数量将比图1和2中所示的多得多。图1和2中示出的数量是为了清楚的原因而极大 地减少了。另外，图1和2仅包括一对半导体裸巧22。可W在裸巧堆叠中存在更多的裸巧， 该使得更加难W对于所需的所有引线键合体找到空间。 控制器裸巧24通常小于存储器裸巧22。因此，常规地，控制器裸巧24置于存储器 裸巧堆叠的顶上。但是，在有已经焊接到基板的多个堆叠的半导体裸巧的情况下，通常难W 对于所有所需的控制器裸巧引线键合体在基板上找到空间。另外，期望增加半导体器件操 作的速度，即使在半导体器件内的半导体裸巧的数量增加的情况下。由于该些因素，一些半 导体封装体被制造为控制器裸巧直接焊接到基板。 为了随后将存储器裸巧焊接到控制器的顶上，底层存储器裸巧被提供有液体粘合 剂的层。底层裸巧被施加到控制器裸巧的顶上，使得控制器裸巧和引线键合体嵌入到液体 粘合剂层内。然后，该液体粘合剂层固化。[000引该操作具有某些缺点。例如，液体粘合剂易于溢流到底层存储器裸巧的上表面，在 此处，它可能污染裸巧键合垫，且阻碍对于基板的适当引线键合。另外，通常在底层裸巧的 顶上添加附加的存储器裸巧W形成存储器裸巧的堆叠。传统设计的另一问题是在第一站 (用液体粘合剂）附着底层裸巧，然后，该封装体被移动到第二站，在第二站，（使用裸巧粘 附粘合剂）安装堆叠中的剩余裸巧。其他问题包括在液体粘合剂固化之前底层存储器裸巧 的移动、在嵌入到液体粘合剂时对控制器裸巧或引线键合体的损坏、和在固化时对底层存 储器裸巧的损坏W及在液体粘合剂和底层存储器裸巧之间的热失配。【附图说明】 图1是传统半导体封装体的剖面侧视图。 图2是传统基板和引线键合的半导体裸巧的俯视图。 图3是根据本专利技术的实施例的半导体器件的整体制造工艺的流程图。 图4是根据本技术的一个实施例的在制造工艺中的第一步的半导体器件的侧视 图，该半导体器件包括表面安装到基板的控制器裸巧。 图5是图4所示的半导体器件的俯视图。 图6是根据本技术的一个实施例的在制造工艺中的第二步的半导体器件的侧视 图，该半导体器件包括在基板上形成的膜层。 图7是图6所示的半导体器件的俯视图。 图8是根据本技术的一个实施例的在制造工艺中的第=步的半导体器件的侧视 图，该半导体器件包括在基板上安装的裸巧堆叠。 图9是示出在本技术的一个实施例中的将膜层固化到最终C-阶段的温度和持续 时间的绘图。 图10是根据本技术的一个实施例的成品半导体器件的侧视图。 图11是在本技术的可选实施例中的包括安装到基板的裸巧堆叠的半导体器件的 侧视图。 图12是在本技术的另一可选实施例中的包括安装到基板的裸巧堆叠的半导体器 件的侧视图。 图13-16是根据本技术的其他实施例的在基板上的膜层的替换配置。【具体实施方式】 现在将参考图3到16来描述本技术，图3到16在实施例中设及包括独立地施加 到基板的用于嵌入表面安装的控制器裸巧和/或无源组件、或用于将存储器裸巧堆叠与表 面安装的控制器裸巧和/或无源组件隔开的膜层的半导体器件。要理解，本专利技术可W按许 多不同的形式来实施，且不应该被限制为在此阐述的实施例。而是，提供该些实施例W便本 公开充分和完整，且充分地向本领域技术人员传达该专利技术。确实，本专利技术旨在覆盖该些实施 例的替换、修改和等同物，该些都被包括在由所附权利要求所限定的本专利技术的范围和精神 中。另外，在本专利技术的W下详细描述中，阐述大量具体细节W便提供对本专利技术的全面了解。 但是，本领域技术人员将清楚，可W不用该种具体细节来实践本专利技术。 在此可能使用的术语"顶部"和"底部"、"上方"和"下方"和"垂直"和"水平"仅用 于举例和图示目的，且不意图限制本专利技术的描述，所引用的项目可W在位置和方向上交换。 将参考图3的流程图和图4到16的俯视和侧视图来说明本专利技术的实施例。虽然 图4到16每个示出了单个器件100、或其一部分，但是要理解，该器件100可W与基板面板 上的多个其他封装体100 -起被批处理，W实现规模的经济。基板面板上的封装体100的 行和列的数量可W改变。 基板面板开始有多个基板102 (再次，在图4到16中示出一个该样的基板）。基 板102可W是各种不同的巧片承载介质，包括印刷电路板（PCB)、引线框架或带自动键合 (TAB)带。在基板102是PCB的情况下，基板可W由具有顶部导电层105和底部导电层107 的核屯、103形成。核屯、103可W由诸如例如聚酷亚胺薄片、包括FR4和FR5的环氧树脂、双 马来酷亚胺嗦炬T)等的各种介电材料形成。虽然不是本专利技术所必要的，但是该核屯、可 W具有在40微米（ym)到200ym之间的厚度，虽然在可选实施例中该核屯、的厚度可W在 该范围之外变化。在可选实施例中，该核屯、103可W是陶瓷或有本文档来自技高网...

【技术保护点】
一种半导体器件，包括：基板：表面安装到所述基板的电组件；在所述基板上形成的膜层，所述电组件至少部分地嵌入到所述膜层内；以及所述至少一个半导体裸芯，包括一个半导体裸芯，其具有将所述半导体裸芯附着到所述膜层的裸芯粘附粘合剂。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：叶宁，邱进添，S厄帕德亚尤拉，付鹏，吕忠，俞志明，Y张，王丽，PK雷，王伟利，邰恩勇，KH王，莫金理，
申请(专利权)人：晟碟半导体上海有限公司，晟碟信息科技上海有限公司，
类型：发明
国别省市：上海;31