一种栅极驱动电路、其驱动方法、显示面板及显示装置制造方法及图纸

本发明专利技术公开了一种栅极驱动电路、其驱动方法、显示面板及显示装置，该栅极驱动电路包括：复位控制模块和驱动模块；其中，在复位信号触发时，复位控制模块将复位信号维持至少一个时钟周期，并对至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号且通过输出端输出到对应的驱动模块的第一输入端，在复位信号恢复后，输入到驱动模块的第一输入端的复位信号可以依次变为低电平信号，进而驱动模块在时钟信号端和输出控制端的控制下可以依次输出低电平信号到对应的栅线，从而多条栅线上的电荷可以依次通过低电平信号线释放，避免显示面板由于多条栅线同时输入低电平信号进行电荷释放时造成低电平信号线上产生较大的尖峰电流的问题。

【技术实现步骤摘要】
一种栅极驱动电路、其驱动方法、显示面板及显示装置
本专利技术涉及显示
，尤其涉及一种栅极驱动电路、其驱动方法、显示面板及显示装置。
技术介绍
目前，现有的液晶显示器件中，为了避免关机残像的产生，大多会在驱动显示面板的栅极驱动电路中加入复位功能，其复位信号由驱动电路的电源信号下降到一定阀值时触发，在复位信号触发时则将显示面板上的栅线全部开启，进而使显示面板上各像素中储存的电荷释放，从而避免产生关机残像。然而在液晶显示产品关机时，电源信号可能产生多次抖动后才最终关闭，这样电源信号在短暂的下降后恢复，复位信号则随之触发后瞬间恢复，在复位信号触发时，显示面板上所有的栅线的电压被拉高至高电平；在复位信号恢复后，显示面板上所有栅线除一条外，其余栅线则全部拉低至低电平，而由于栅线与数据线之间寄生电容的存在，栅线上瞬间会产生很大的电位差，使得大量电荷通过低电平信号线涌出，造成低电平信号线上产生很大的尖峰电流，这样易造成软性电路板上各向异性导电胶的烧毁，从而造成液晶显示产品的不良及可靠性的降低。因此，如何在复位信号触发时，降低显示面板上栅线瞬间产生的电位差，是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术实施例提供了一种栅极驱动电路、其驱动方法、显示面板及显示装置，用以解决现有技术中存在的复位信号触发时，显示面板上栅线瞬间产生较大的电位差的问题。本专利技术实施例提供了一种栅极驱动电路，包括：复位控制模块和驱动模块；其中，所述复位控制模块的输入端与复位信号端相连，控制端与时钟信号端相连，所述复位控制模块具有多个输出端，所述输出端与所述驱动模块的多个第一输入端一一对应相连，所述复位控制模块用于在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端；所述驱动模块的第二输入端与起始信号输入端相连，第一控制端与所述时钟信号端相连，第二控制端与输出控制端相连，所述驱动模块具有多个输出端，所述输出端与各栅线一一对应相连，所述驱动模块用于在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号。在一种可能的实施方式中，本专利技术实施例提供的上述栅极驱动电路中，所述复位控制模块，包括：复位信号维持模块和复位信号输出模块；其中，所述复位信号维持模块的输入端与所述复位信号端相连，控制端与所述时钟信号端相连，输出端与所述复位信号输出模块的输入端相连，所述复位信号维持模块用于在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并输出到所述复位信号输出模块的输入端；所述复位信号输出模块的控制端与所述时钟信号端相连，所述复位信号输出模块具有多个输出端，所述输出端与所述驱动模块的第一输入端一一对应相连，所述复位信号输出模块用于在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存生成所述多个至少一个时钟周期的复位信号，并将锁存后生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端。在一种可能的实施方式中，本专利技术实施例提供的上述栅极驱动电路中，所述复位信号维持模块，具体包括：第一非门、第一或门、第二非门、异或门、第一触发器、第二触发器和第三触发器；其中，所述第一非门的输入端与所述复位信号端相连，输出端与所述第一或门的第一输入端相连；所述第一或门的第二输入端与所述异或门的输出端相连，输出端与所述第一触发器的控制端相连；所述第一触发器的输入端与所述第二非门的输出端相连，输出端分别与所述第二触发器的输入端、所述第二非门的输入端和所述异或门的第一输入端相连；所述第二触发器的控制端与所述时钟信号端相连，输出端与所述第三触发器的输入端相连；所述第三触发器的控制端与所述时钟信号端相连，输出端与所述异或门的第二输入端相连；所述异或门的输出端与所述复位信号输出模块的输入端相连，所述异或门的输出端的信号是所述的维持至少一个时钟周期的复位信号。在一种可能的实施方式中，本专利技术实施例提供的上述栅极驱动电路中，所述复位信号输出模块，包括：多个相互级联的输出单元；每级所述输出单元的控制端均与所述时钟信号端相连；第一级输出单元的第一输入端和第二输入端均与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一级第一输入端和第二级输出单元的第二输入端相连；除第一级输出单元和最后一级输出单元之外，每级输出单元的第一输入端均与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一输入端和相邻的下一级输出单元的第二输入端相连；最后一级输出单元的第一输入端与所述复位信号维持模块的输出端相连，第二输入端与相邻的上一级输出单元的输出端相连，输出端与对应的所述驱动模块的最后一级第一输入端相连；所述输出单元用于在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存并将锁存后所生成的的所述多个至少一个时钟周期的复位信号通过输出端输出到对应的所述驱动模块的第一输入端。在一种可能的实施方式中，本专利技术实施例提供的上述栅极驱动电路中，所述输出单元，具体包括：第四触发器和第二或门；所述第四触发器的输入端与相邻的上一级输出单元的输出端相连，控制端与所述时钟信号端相连，输出端与所述第二或门的第一输入端相连；所述第二或门的第二输入端与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一输入端和相邻的下一级输出单元的第二输入端相连。在一种可能的实施方式中，本专利技术实施例提供的上述栅极驱动电路中，所述驱动模块，包括：多个相互级联的输出控制单元；每级所述输出控制单元的第一控制端均与所述时钟信号端相连，第二控制端均与所述输出控制端相连，第一输入端与对应的所述复位控制模块的输出端相连，第一输出端与对应的所述栅线相连；第一级输出控制单元的第二输入端与所述起始信号输入端相连；第二输出端与第二级输出控制单元的第二输入端相连；除第一级输出控制单元和最后一级输出控制单元之外，其余每级输出控制单元的第二输出端均与其相邻的下一级输出控制单元的第二输入端相连；最后一级输出控制单元的第二输入端与相邻的上一级输出控制单元的第二输出端相连；所述输出控制单元用于在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过第一输出端向对应的栅线输出扫描信号，在复位信号触发后通过第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过第一输出端向对应的栅线输出低电平信号。在一种可能的实施方式中，本专利技术实施例提供的上述栅极驱动电路中，所述输出控制单元，具体包括：第五触发器、与门、第三或门和输出缓冲器；所述第五触发器的输入端与相邻的上一级输出控制单元的第二输出端相连，控制端与所述时钟控制端相连，输出端分别与相邻的下一级输出控制单元的第二输入端和所述与门的第一输入端相连；所述与门的第二输入端与所述输出控制端相连，输出端与所述第三或门的第本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其特征在于，包括：复位控制模块和驱动模块；其中，所述复位控制模块的输入端与复位信号端相连，控制端与时钟信号端相连，所述复位控制模块具有多个输出端，所述输出端与所述驱动模块的多个第一输入端一一对应相连，所述复位控制模块用于在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端；所述驱动模块的第二输入端与起始信号输入端相连，第一控制端与所述时钟信号端相连，第二控制端与输出控制端相连，所述驱动模块具有多个输出端，所述输出端与各栅线一一对应相连，所述驱动模块用于在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号。

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括：复位控制模块和驱动模块；其中，所述复位控制模块的输入端与复位信号端相连，控制端与时钟信号端相连，所述复位控制模块具有多个输出端，所述输出端与所述驱动模块的多个第一输入端一一对应相连，所述复位控制模块用于在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并将至少一个时钟周期的复位信号进行锁存生成多个至少一个时钟周期的复位信号，将生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端；所述驱动模块的第二输入端与起始信号输入端相连，第一控制端与所述时钟信号端相连，第二控制端与输出控制端相连，所述驱动模块具有多个输出端，所述输出端与各栅线一一对应相连，所述驱动模块用于在所述时钟信号端和所述输出控制端的控制下，在复位信号未触发时通过对应的输出端向对应的栅线依次输出扫描信号，在复位信号触发后通过对应的第一输入端接收所述复位控制模块输出的复位信号，在复位信号恢复后通过对应的输出端向对应的栅线依次输出低电平信号。2.如权利要求1所述的栅极驱动电路，其特征在于，所述复位控制模块，包括：复位信号维持模块和复位信号输出模块；其中，所述复位信号维持模块的输入端与所述复位信号端相连，控制端与所述时钟信号端相连，输出端与所述复位信号输出模块的输入端相连，所述复位信号维持模块用于在所述时钟信号端的控制下将所述复位信号端输入的复位信号维持至少一个时钟周期的时间，并输出到所述复位信号输出模块的输入端；所述复位信号输出模块的控制端与所述时钟信号端相连，所述复位信号输出模块具有多个输出端，所述输出端与所述驱动模块的第一输入端一一对应相连，所述复位信号输出模块用于在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存生成所述多个至少一个时钟周期的复位信号，并将锁存后所生成的所述多个至少一个时钟周期的复位信号通过对应的输出端输出到对应的所述驱动模块的第一输入端。3.如权利要求2所述的栅极驱动电路，其特征在于，所述复位信号维持模块，具体包括：第一非门、第一或门、第二非门、异或门、第一触发器、第二触发器和第三触发器；其中，所述第一非门的输入端与所述复位信号端相连，输出端与所述第一或门的第一输入端相连；所述第一或门的第二输入端与所述异或门的输出端相连，输出端与所述第一触发器的控制端相连；所述第一触发器的输入端与所述第二非门的输出端相连，输出端分别与所述第二触发器的输入端、所述第二非门的输入端和所述异或门的第一输入端相连；所述第二触发器的控制端与所述时钟信号端相连，输出端与所述第三触发器的输入端相连；所述第三触发器的控制端与所述时钟信号端相连，输出端与所述异或门的第二输入端相连；所述异或门的输出端与所述复位信号输出模块的输入端相连，所述异或门的输出端的信号是所述的维持至少一个时钟周期的复位信号。4.如权利要求2所述的栅极驱动电路，其特征在于，所述复位信号输出模块，包括：多个相互级联的输出单元；每级所述输出单元的控制端均与所述时钟信号端相连；第一级输出单元的第一输入端和第二输入端均与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一级第一输入端和第二级输出单元的第二输入端相连；除第一级输出单元和最后一级输出单元之外，每级输出单元的第一输入端均与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一输入端和相邻的下一级输出单元的第二输入端相连；最后一级输出单元的第一输入端与所述复位信号维持模块的输出端相连，第二输入端与相邻的上一级输出单元的输出端相连，输出端与对应的所述驱动模块的最后一级第一输入端相连；所述输出单元用于在所述时钟信号端的控制下将至少一个时钟周期的复位信号进行锁存并将锁存后所生成的所述多个至少一个时钟周期的复位信号通过输出端输出到对应的所述驱动模块的第一输入端。5.如权利要求4所述的栅极驱动电路，其特征在于，所述输出单元，具体包括：第四触发器和第二或门；所述第四触发器的输入端与相邻的上一级输出单元的输出端相连，控制端与所述时钟信号端相连，输出端与所述第二或门的第一输入端相连；所述第二或门的第二输入端与所述复位信号维持模块的输出端相连，输出端分别与对应的所述驱动模块的第一输入端和相邻的下一级输出单元的第二输入端相连。6.如权利要求1-5任一项所述的栅极驱动电路，其特征在于，所述驱动模块，包括：多个相互级联的输出控制单元；每级所述输出控制单元的第一控制端均与所述时钟信号端相连，第二控...

【专利技术属性】
技术研发人员：张旭，孙志华，李承珉，吴行吉，姚树林，刘宝玉，苏国火，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11