移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板制造方法及图纸

本发明专利技术提供了一种移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板，用以降低连接在第一下拉节点的薄膜晶体管和连接在第二下拉节点的薄膜晶体管的占空比，从而防止薄膜晶体管的老化，增加薄膜晶体管的使用寿命。该移位寄存器包括多个级联的移位寄存器单元，每一所述移位寄存器单元包括：输入模块、输出模块、复位模块、功能模块、第一下拉模块和第二下拉模块，其特征在于，第一下拉模块，响应于第一方波信号的高电平和第一下拉节点的高电平信号，用于将第二方波信号的低电平提供给上拉节点和输出端子；第二下拉模块，响应于第二方波信号的高电平和第二下拉节点的高电平信号，用于将第一方波信号的低电平提供给上拉节点和输出端子。

【技术实现步骤摘要】
移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板
本专利技术涉及液晶显示驱动
，尤其涉及一种移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板。
技术介绍
在多数平板显示中都要用到移位寄存器，通过将栅极驱动装置整合于液晶面板中实现的移位寄存器。近年来，移位寄存器(GateonArray，GOA)技术被广泛应用于液晶显示面板中，所以人们对GOA的使用寿命、GOA工作消耗以及GOA工作的稳定性的要求越来越高。现有技术中，一个移位寄存器是由多个移位寄存器中每个GOA单元的电路结构参见图1所示，VDD是一直流高压电，所以因为VDD的高电压使得第八薄膜晶体管M8一直处于导通状态，从而使得下拉节点PD点处于高电平，所以当PD处于高电平状态，则第六薄膜晶体管M6和第四薄膜晶体管M4处于导通状态。只有当上拉结点PU点处于高电平时，经过第九薄膜晶体管M9的导通，引入PD点为低电平，从而使得连接在下拉节点的第六薄膜晶体管M6和第四薄膜晶体管M4关闭。因为PD节点处于高电平的时间远远大于PD节点为低电平的时间，从而使得连接在下拉节点的第六薄膜晶体管M6和第四薄膜晶体管M4的栅极长期处于高电平，即为高占空比的状态，从而影响薄膜晶体管的使用寿命。综上所示，现有技术提供的移位寄存器，连接在下拉节点的薄膜晶体管(ThinFilmTransistor，TFT)处于高占空比状态，使得薄膜晶体管迅速老化，从而降低了薄膜晶体管的使用寿命。
技术实现思路
本专利技术实施例提供了一种移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板，用以降低连接在第一下拉节点的薄膜晶体管和连接在第二下拉节点的薄膜晶体管的占空比，从而防止薄膜晶体管的老化，增加薄膜晶体管的使用寿命。本专利技术实施例提供了一种移位寄存器，包括多个级联的移位寄存器单元，每一所述移位寄存器单元包括：输入模块、输出模块、复位模块、功能模块、第一下拉模块和第二下拉模块，第一下拉模块的控制端与第一下拉节点相连，第一输入端与第一方波信号相连，第二输入端与第二方波信号相连，第一输出端与上拉节点相连，第二输出端与输出端子相连；第二下拉模块的控制端与第二下拉节点相连，第一输入端与第二方波信号相连，第二输入端与第一方波信号相连，第一输出端与所述上拉节点相连，第二输出端与所述输出端子相连；其中，第一下拉节点为功能模块的第一输出节点，第二下拉节点为功能模块的第二输出节点，上拉节点为输入模块的输出节点；第一下拉模块，响应于第一方波信号的高电平和第一下拉节点的高电平信号，用于将第二方波信号的低电平提供给上拉节点和输出端子；第二下拉模块，响应于第二方波信号的高电平和第二下拉节点的高电平信号，用于将第一方波信号的低电平提供给上拉节点和输出端子；其中，当第一方波信号为高电平时，则第二方波信号为低电平，当第一方波信号为低电平时，则第二方波信号为高电平。由于本专利技术实施例提供的移位寄存器，当第一下拉模块响应于第一方波信号的高电平和第一下拉节点的高电平信号，连接在第一下拉节点的薄膜晶体管导通，从而降低了连接在第二下拉节点的薄膜晶体管的占空比；当第二下拉模块响应于第二方波信号的高电平和第二下拉节点的高电平信号时，连接在第二下拉节点的薄膜晶体管导通，从而降低了连接在第一下拉节点的薄膜晶体管的占空比。通过连接在第一下拉节点的薄膜晶体管和连接在第二下拉节点的薄膜晶体管交替工作，从而降低了连接在第一下拉节点的薄膜晶体管和连接在第二下拉节点的薄膜晶体管的占空比，从而防止薄膜晶体管的老化，增加薄膜晶体管的使用寿命。较佳地，所述输入模块的输入端和控制端与输入信号相连，输出端为上拉节点；输入模块，响应于输入信号，用于将输入信号提供给上拉节点。较佳地，所述输出模块的控制端与所述输入模块的输出端相连，输入端与时钟信号相连，输出端与输出端子相连；输出模块，响应于上拉节点电压信号，用于将时钟信号电压提供给输出端子。较佳地，所述复位模块的控制端与复位信号相连，输入端与电源负极相连，第一输出端与所述上拉节点相连，第二输出端与所述输出端子相连；复位模块，响应于复位信号，用于将电源负极电压提供给上拉节点和输出端子。较佳地，所述功能模块的控制端与所述上拉节点相连，输入端与所述电源负极相连，第一输出端与第一下拉节点相连，第二输出端与第二下拉节点相连；功能模块，响应于上拉节点电压信号，用于将电源负极电压提供给第一下拉节点和第二下拉节点。较佳地，所述输入模块，包括：第一薄膜晶体管，其栅极和源极连接输入信号端，漏极作为输入模块的输出节点，即作为上拉节点。较佳地，所述输出模块，包括：第二薄膜晶体管，其栅极连接上拉节点，源极连接时钟信号输入端，漏极连接输出端子；第一电容，连接于上拉节点和输出端子之间。较佳地，所述复位模块，包括：第三薄膜晶体管，其栅极连接复位信号输入端，源极连接电源负极电压端，漏极连接上拉节点；第四薄膜晶体管，其栅极连接复位信号输入端，源极连接电源负极电压端，漏极连接输出端子。较佳地，所述功能模块，包括：第五薄膜晶体管，其栅极连接上拉节点，源极连接电源负极电压端，漏极作为功能模块的第一输出节点，即第一下拉节点；第六薄膜晶体管，其栅极连接上拉节点，源极连接第一下拉节点，漏极作为功能模块的第二输出节点，即第二下拉节点。较佳地，所述第一下拉模块，包括：第七薄膜晶体管，是栅极和源极连接第一方波信号输入端，漏极连接第一下拉节点；第八薄膜晶体管，其栅极连接第一下拉节点，源极连接第二方波信号输入端，漏极连接输出端子；第九薄膜晶体管，其栅极连接第一下拉节点，源极连接第二方波信号输入端，漏极连接上拉节点；第二电容，连接于第一下拉节点与第二方波信号输入端之间；第三电容与所述第二电容并联。较佳地，所述第二下拉模块，包括：第十薄膜晶体管，是栅极和源极连接第二方波信号输入端，漏极连接第二下拉节点；第十一薄膜晶体管，其栅极连接第二下拉节点，源极连接第一方波信号输入端，漏极连接输出端子；第十二薄膜晶体管，其栅极连接第二下拉节点，源极连接第一方波信号输入端，漏极连接上拉节点；第四电容，连接于第二下拉节点与第一方波信号输入端之间；第五电容与所述第四电容并联。通过本专利技术实施例中提供的第一下拉模块和第二下拉模块，使得在同一时刻，第一下拉模块工作，第二下拉模块停止工作，从而降低第二下拉模块中连接在第二下拉节点的薄膜晶体管的占空比，或者，第二下拉模块工作，第一下拉模块停止工作，从而降低第一下拉模块中连接在第一下拉节点的薄膜晶体管的占空比。因为第一下拉模块和第二下拉模块的交替工作，使得连接在第一下拉节点的薄膜晶体管和连接在第二下拉节点的薄膜晶体管交替导通，从而降低了连接在第一下拉节点的薄膜晶体管和连接第二下拉节点的薄膜晶体管的占空比，防止薄膜晶体管的老化，增加薄膜晶体管的使用寿命。本专利技术实施例提供的一种移位寄存器的驱动方法，该方法包括：输入模块在接收到输入信号时，将所述输入信号电压提供给上拉节点；输出模块在接收到上拉节点的电压信号后，将时钟信号电压提供给输出端子；复位模块在接收到复位信号时，将电源负极电压提供给上拉节点和输出端子；功能模块在接收到上拉节点的电压信号后，将电源负极电压提供给第一下拉节点和第二下拉节点；第一下拉模块在接收到第一方波信号的高电平和第一下拉节点的高电平信号后，本文档来自技高网...

【技术保护点】
一种移位寄存器，包括多个级联的移位寄存器单元，每一所述移位寄存器单元包括：输入模块、输出模块、复位模块、功能模块、第一下拉模块和第二下拉模块，其特征在于，第一下拉模块的控制端与第一下拉节点相连，第一输入端与第一方波信号相连，第二输入端与第二方波信号相连，第一输出端与上拉节点相连，第二输出端与输出端子相连；第二下拉模块的控制端与第二下拉节点相连，第一输入端与第二方波信号相连，第二输入端与第一方波信号相连，第一输出端与所述上拉节点相连，第二输出端与所述输出端子相连；其中，第一下拉节点为功能模块的第一输出节点，第二下拉节点为功能模块的第二输出节点，上拉节点为输入模块的输出节点；第一下拉模块，响应于第一方波信号的高电平和第一下拉节点的高电平信号，用于将第二方波信号的低电平提供给上拉节点和输出端子；第二下拉模块，响应于第二方波信号的高电平和第二下拉节点的高电平信号，用于将第一方波信号的低电平提供给上拉节点和输出端子；其中，当第一方波信号为高电平时，则第二方波信号为低电平，当第一方波信号为低电平时，则第二方波信号为高电平。

【技术特征摘要】
1.一种移位寄存器，包括多个级联的移位寄存器单元，每一所述移位寄存器单元包括：输入模块、输出模块、复位模块、功能模块、第一下拉模块和第二下拉模块，其特征在于，第一下拉模块的控制端与第一下拉节点相连，第一输入端与第一方波信号相连，第二输入端与第二方波信号相连，第一输出端与上拉节点相连，第二输出端与输出端子相连；第二下拉模块的控制端与第二下拉节点相连，第一输入端与第二方波信号相连，第二输入端与第一方波信号相连，第一输出端与所述上拉节点相连，第二输出端与所述输出端子相连；其中，第一下拉节点为功能模块的第一输出节点，第二下拉节点为功能模块的第二输出节点，上拉节点为输入模块的输出节点；第一下拉模块，响应于第一方波信号的高电平和第一下拉节点的高电平信号，用于将第二方波信号的低电平提供给上拉节点和输出端子；第二下拉模块，响应于第二方波信号的高电平和第二下拉节点的高电平信号，用于将第一方波信号的低电平提供给上拉节点和输出端子；其中，当第一方波信号为高电平时，则第二方波信号为低电平，当第一方波信号为低电平时，则第二方波信号为高电平；其中，所述第一下拉模块，包括：第七薄膜晶体管，其控制端和第一端连接第一方波信号输入端，第二端连接第一下拉节点；第八薄膜晶体管，其控制端连接第一下拉节点，第一端连接第二方波信号输入端，第二端连接输出端子；第九薄膜晶体管，其控制端连接第一下拉节点，第一端连接第二方波信号输入端，第二端连接上拉节点；第二电容，连接于第一下拉节点与第二方波信号输入端之间；第三电容与所述第二电容并联。2.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块的输入端和控制端与输入信号相连，输出端为上拉节点；输入模块，响应于输入信号，用于将输入信号提供给上拉节点。3.根据权利要求1所述的移位寄存器，其特征在于，所述输出模块的控制端与所述输入模块的输出端相连，输入端与时钟信号相连，输出端与输出端子相连；输出模块，响应于上拉节点电压信号，用于将时钟信号电压提供给输出端子。4.根据权利要求1所述的移位寄存器，其特征在于，所述复位模块的控制端与复位信号相连，输入端与电源负极相连，第一输出端与所述上拉节点相连，第二输出端与所述输出端子相连；复位模块，响应于复位信号，用于将电源负极电压提供给上拉节点和输出端子。5.根据权利要求1所述的移位寄存器，其特征在于，所述功能模块的控制端与所述上拉节点相连，输入端与电源负极相连，第一输出端与第一下拉节点相连，第二输出端与第二下拉节点相连；功能模块，响应于上拉节点电压信号，用于将电源负极电压提供给第一下拉节点和第二下拉节点。6.根据权利要求2所述的移位寄存器，其特征在于，所述输入模块，包括：第一薄膜晶...

【专利技术属性】
技术研发人员：王峥，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11