芯片封装结构制造技术

本发明专利技术提供一种芯片封装结构，包括芯片、至少一感应线圈、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。感应线圈环绕设置于芯片的周围区域。封装胶体覆盖芯片以及周围区域并暴露有源表面，且感应线圈配置于封装胶体上。重配置线路层覆盖有源表面以及部分封装胶体以及部分感应线圈，并电性连接芯片。

【技术实现步骤摘要】

本专利技术是有关于一种半导体封装结构，且特别是有关于一种芯片封装结构。
技术介绍
随着集成电路的集成度的增加，芯片的封装结构越来越复杂而多样。一般而言，电感器(inductor)是非常重要的被动元件，常被应用于射频(rad1 frequency, RF)电路、压控振荡器(voltage controlled oscillator, VC0)、低噪放大器(low noiseamplifier, LNA)或是功率放大器(power amplifier, PA)等。一般而言，在半导体元件中制作高频电感元件，通常是利用增加线圈匝数的作法，达到增加电感值的目的。但线圈匝数提高后，相对使得电感所需占用的芯片面积增加。然而，随着芯片体积微型化的趋势，电感器的设置空间已不敷使用。另一方面，为了提高封装结构的散热效果，通常会在封装结构上设置散热片。现有通常是借由粘胶(adhesive)或是焊料(solder)将散热片贴附在封装结构表面，然而此种散热方式散热片往往无法牢固地贴合在封装结构上，以至于散热片可能从封装结构上剥离或脱落，而影响产品的生产良率以及使用上的可靠度，更需额外耗费散热片的成本。
技术实现思路
本专利技术提供一种芯片封装结构，其可增加感应线圈的设计面积以及减少感应线圈与芯片间的信号干扰，更可增加散热效率。本专利技术的一种芯片封装结构，其包括芯片、至少一感应线圈、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。感应线圈环绕设置于芯片的周围区域。封装胶体包括上表面以及相对上表面的下表面，且覆盖芯片以及周围区域并暴露有源表面，且感应线圈配置于封装胶体上，且封装胶体的下表面与有源表面切齐。重配置线路层覆盖有源表面、部分封装胶体以及部分感应线圈，并电性连接芯片。本专利技术的一种芯片封装结构，其包括芯片、多个散热柱、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。散热柱环绕设置于芯片的周围区域。封装胶体覆盖芯片以及周围区域并暴露有源表面。散热柱配置于封装胶体，且封装胶体暴露各散热柱的部分。重配置线路层覆盖有源表面以及部分封装胶体，并电性连接芯片。本专利技术的一种芯片封装结构，其包括芯片、至少一感应线圈、多个散热柱、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。感应线圈环绕设置于芯片的第一周围区域。散热柱环绕设置于芯片的第二周围区域。第一周围区域以及第二周围区域彼此不重叠。封装胶体覆盖芯片、第一周围区域以及第二周围区并暴露有源表面。感应线圈以及散热柱配置于封装胶体上，且封装胶体暴露各散热柱的部分。重配置线路层覆盖有源表面以及部分封装胶体，并电性连接芯片。基于上述，本专利技术的芯片封装结构将感应线圈环绕设置于芯片的周围区域，以作为芯片封装结构的电感元件，因而可增加芯片封装结构的电感设置面积而无须局限于芯片的表面上，进而可增加其电感量。并且，本专利技术的感应线圈环绕设置于芯片的周围而非直接设置于芯片的有源表面上，因而可减少感应线圈与芯片间的信号干扰。此外，本专利技术的芯片封装结构亦可将多个散热柱环绕设置于芯片的周围区域，并使封装胶体暴露散热柱，因此，芯片封装结构可通过环绕于芯片周围的散热柱，将芯片所产生的热能散逸至外界，因而增加芯片封装结构的散热效率，亦可省去设置散热膏或散热片等额外的散热元件的成本。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。【附图说明】图1A至图1F是依照本专利技术的一实施例的一种的流程剖面示意图。图2是依照本专利技术的一实施例的感应线圈与芯片的设置关系仰视示意图。图3是依照本专利技术的另一实施例的感应线圈与芯片的设置关系仰视示意图。图4A至图4F是依照本专利技术的另一实施例的一种的流程剖面示意图。图5A至图5B是依照本专利技术的另一实施例的一种的流程剖面示意图。图6A至图6B是依照本专利技术的另一实施例的一种的流程剖面示意图。图7是依照本专利技术的另一实施例的一种芯片封装结构的剖面示意图。【附图标记说明】100、100a、200、300:芯片封装结构110、210、310:芯片112、212、312:有源表面114、214、314:背面116、216、316:接垫120、320a:感应线圈122,222:金属层124、224:图案化干膜层130、230、330:封装胶体132、232、332:上表面134、234、334:下表面138:通孔140、240、340:重配置线路层142、242、342:第一保护层144、244、344:图案化导线层146,246,346:第二保护层148、248、348:焊垫150,250,350:焊球160:支撑层162:铜箔层164:干膜层220、320b:散热柱236、336:开口【具体实施方式】有关本专利技术之前述及其他
技术实现思路
、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如:“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本专利技术。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。图1A至图1F是依照本专利技术的一实施例的一种的流程剖面示意图。图2是依照本专利技术的一实施例的感应线圈与芯片的设置关系仰视示意图。图3是依照本专利技术的另一实施例的感应线圈与芯片的设置关系仰视示意图。请先参照图1F以及图2，在本实施例中，芯片封装结构100可包括芯片110、至少一感应线圈120、封装胶体130以及重配置线路层140。芯片110包括有源表面112以及相对有源表面112的背面114。感应线圈120可如图2所示，环绕设置于芯片110的周围区域。封装胶体130则覆盖芯片110以及芯片110的周围区域，并暴露芯片110的有源表面112。感应线圈120配置于封装胶体130上，重配置线路层140则覆盖有源表面112、部分封装胶体130以及部分感应线圈120，并电性连接芯片110与感应线圈120，于本实施例中，感应线圈120与芯片110彼此电性连接，然而，本专利技术并不局限于此，于另一可行的实施例中，感应线圈120亦可无需与重配置线路层140电性连接。详细而言，本实施例中，芯片110更包括多个接垫116，其分别设置于有源表面112上，而重配置线路层140则可如图1F所示地将感应线圈120电性连接至接垫116的其中之一。在本实施例中，感应线圈120的数量可为一个。当然，在本专利技术的其他实施例中，感应线圈120的数量亦可如图3所示为多个，而重配置线路层140则可分别电性连接各感应线圈120至芯片110。本专利技术并不限制感应线圈120的数量及其围绕芯片110的方式。具体而言，封装胶体130包括上表面132以及相对上表面132的下表面134，其中，下表面134实质上与有源表面112切齐。重配置线路层140即覆盖有源表面112以及封装胶体130的当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：芯片，于包括有源表面以及相对该有源表面的背面；至少一感应线圈，环绕设置于该芯片的周围区域；封装胶体，包括上表面以及相对该上表面的下表面，并覆盖该芯片以及该周围区域并暴露该有源表面，其中，该感应线圈配置于该封装胶体上，且该封装胶体的下表面与该有源表面切齐；重配置线路层，覆盖该有源表面、部分该封装胶体以及部分该感应线圈，并电性连接该芯片。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：廖宗仁，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾;71