本实用新型专利技术公开了一种CPCI架构的高速通讯互联系统，包括处理器、PCIe逻辑控制器、PCI逻辑控制器、主板管理控制器、南桥芯片、第一网卡控制器、第二网卡控制器、第三网卡控制器、第四网卡控制器和CPCI2mm连接器，PCI逻辑控制器的时钟信号和PCI控制信号分别通过时钟BUffer和3/8译码器与CPCI2mm连接器的PCI总线接口连接。本实用新型专利技术适用于国产处理器的应用，能够做到自主安全可控，消除了信息安全隐患，硬件成本更低，芯片相关的开发资源较多。
【技术实现步骤摘要】
本技术涉及涉及信息通讯
，尤其涉及一种CPCI架构的高速通讯互联系统。
技术介绍
信息安全已成为左右国家政治命脉、经济发展、军事强弱的关键因素，由于CPCI架构的高可靠性等优异性能，因此该架构在工业控制领域中的运用也越来越广泛。目前市场上CPCI主控板上实现高速通讯互联的方法主要采用国外处理器芯片(如Intel和Freescale芯片)方案，由于该硬件平台大都采用国外的CPU核心，无法做到自主安全可控，因此存在极大的信息安全隐患，且硬件成本较高，芯片相关的开发资源也较少。
技术实现思路
本技术的目的就在于为了解决上述问题而提供一种CPCI架构的高速通讯互联系统。本技术通过以下技术方案来实现上述目的:一种CPCI架构的高速通讯互联系统，包括处理器、PCIe逻辑控制器、PCI逻辑控制器、主板管理控制器、南桥芯片、第一网卡控制器、第二网卡控制器、第三网卡控制器、第四网卡控制器和CPCI 2mm连接器，所述处理器的第一 PCIexS总线接口和所述主板管理控制器的第一时钟复位信号及控制信号的输出端均与所述CPCI 2mm连接器的PCIex8总线接口连接，所述处理器的第二 PCIex8总线接口与所述PCIe逻辑控制器的PCIex8总线接口连接，所述处理器的维护接口与所述主板管理控制器的维护接口连接，所述主板管理控制器的第二时钟复位信号及控制信号输出端与所述PCIe逻辑控制器连接，所述主板管理控制器与所述南桥芯片通过LPC总线连接，所述PCIe逻辑控制器的第一 PCIexl总线接口和第二 PCIexl总线接口分别通过所述第一网卡控制器和所述第二网卡控制器与所述CPCI 2mm连接器的网络接口连接，所述PCIe逻辑控制器和所述PCI逻辑控制器的模式配置管脚均连接有配置电阻和耦合电容，所述PCIe逻辑控制器的第三PCIe xl总线接口与所述PCI逻辑控制器连接，所述PCIe逻辑控制器的第四PCIe xl总线接口和第五PCIe xl总线接口分别与所述第三网卡控制器和所述第四网卡控制器连接，所述PCIe逻辑控制器的第六PCIexl总线接口和第七PCIe xl总线接口分别连接有存储卡和显卡，所述存储卡的第一路SATA接口与所述PCIe逻辑控制器的第六PCIexl总线接口连接，所述存储卡的第二路SATA接口与所述CPCI 2mm连接器的连接，所述PCI逻辑控制器的七路PCI总线接口与所述CPCI 2mm连接器的PCI总线接口连接，所述PCI逻辑控制器的时钟信号和PCI控制信号分别通过时钟BUfTer和3/8译码器与所述CPCI 2mm连接器的PCI总线接口连接，所述PCI逻辑控制器的第八路PCI总线接口与所述南桥芯片连接。进一步地，所述CPCI 2mm连接器引出了 I路PCIex8总线接口、7路PCI总线接口、2路网络接口和I路SATA接口，其中两路所述CPCI 2mm连接器的网络接口分别对应与所述第一网卡控制器和所述第二网卡控制器连接。本技术的有益效果在于:本技术适用于国产处理器的应用，能够做到自主安全可控，消除了信息安全隐患，硬件成本更低，芯片相关的开发资源较多。【附图说明】图1是本技术所述CPCI架构的高速通讯互联系统的结构框图。【具体实施方式】下面结合附图对本技术作进一步说明:如图1所示，本技术包括处理器、PCIe逻辑控制器、PCI逻辑控制器、主板管理控制器、南桥芯片、第一网卡控制器、第二网卡控制器、第三网卡控制器、第四网卡控制器和CPCI 2mm连接器，处理器的第一 PCIex8总线接口和主板管理控制器的第一时钟复位信号及控制信号的输出端均与CPCI 2mm连接器的PCIex8总线接口连接，处理器的第二PCIex8总线接口与PCIe逻辑控制器的PCIex8总线接口连接，处理器的维护接口与主板管理控制器的维护接口连接，主板管理控制器的第二时钟复位信号及控制信号输出端与PCIe逻辑控制器连接，主板管理控制器与南桥芯片通过LPC总线连接，PCIe逻辑控制器的第一PCIexl总线接口和第二 PCIexl总线接口分别通过第一网卡控制器和第二网卡控制器与CPCI 2mm连接器的网络接口连接，PCIe逻辑控制器和PCI逻辑控制器的模式配置管脚均连接有配置电阻和耦合电容，PCIe逻辑控制器的第三PCIe xl总线接口与PCI逻辑控制器连接，PCIe逻辑控制器的第四PCIe xl总线接口和第五PCIe xl总线接口分别与第三网卡控制器和第四网卡控制器连接，PCIe逻辑控制器的第六PCIexl总线接口和第七PCIe xl总线接口分别连接有存储卡和显卡，存储卡的第一路SATA接口与PCIe逻辑控制器的第六PCIexl总线接口连接，存储卡的第二路SATA接口与CPCI 2mm连接器的连接，PCI逻辑控制器的七路PCI总线接口与CPCI 2mm连接器的PCI总线接口连接，PCI逻辑控制器的时钟信号和PCI控制信号分别通过时钟BUfTer和3/8译码器与CPCI 2mm连接器的PCI总线接口连接，PCI逻辑控制器的第八路PCI总线接口与南桥芯片连接。在本实施例中，CPCI 2mm连接器引出了 I路PCIex8总线接口、7路PCI总线接口、2路网络接口和I路SATA接口，其中两路CPCI 2mm连接器的网络接口分别对应与第一网卡控制器和第二网卡控制器连接。本技术所述CPCI架构的高速通讯互联系统，其中处理器选用申威处理器，第三网卡控制器和第四网卡控制器与PCIe逻辑控制器配套的PCIe设备，根据不同的需要可以选择其它种类的PCIe设备。申威处理器引出了 2路PC1-Express x8总线，其中I路PC1-Express x8总线通过耦合电容和板内阻抗控制，结合主板管理控制器引出的PCIe复位和差分参考时钟后，再由标准的CPCI 2mm连接器引当前第1页1 2 本文档来自技高网...
【技术保护点】
一种CPCI架构的高速通讯互联系统，其特征在于：包括处理器、PCIe逻辑控制器、PCI逻辑控制器、主板管理控制器、南桥芯片、第一网卡控制器、第二网卡控制器、第三网卡控制器、第四网卡控制器和CPCI 2mm连接器，所述处理器的第一PCIex8总线接口和所述主板管理控制器的第一时钟复位信号及控制信号的输出端均与所述CPCI 2mm连接器的PCIex8总线接口连接，所述处理器的第二PCIex8总线接口与所述PCIe逻辑控制器的PCIex8总线接口连接，所述处理器的维护接口与所述主板管理控制器的维护接口连接，所述主板管理控制器的第二时钟复位信号及控制信号输出端与所述PCIe逻辑控制器连接，所述主板管理控制器与所述南桥芯片通过LPC总线连接，所述PCIe逻辑控制器的第一PCIex1总线接口和第二PCIex1总线接口分别通过所述第一网卡控制器和所述第二网卡控制器与所述CPCI 2mm连接器的网络接口连接，所述PCIe逻辑控制器和所述PCI逻辑控制器的模式配置管脚均连接有配置电阻和耦合电容，所述PCIe逻辑控制器的第三PCIe x1总线接口与所述PCI逻辑控制器连接，所述PCIe逻辑控制器的第四PCIe x1总线接口和第五PCIe x1总线接口分别与所述第三网卡控制器和所述第四网卡控制器连接，所述PCIe逻辑控制器的第六PCIex1总线接口和第七PCIe x1总线接口分别连接有存储卡和显卡，所述存储卡的第一路SATA接口与所述PCIe逻辑控制器的第六PCIex1总线接口连接，所述存储卡的第二路SATA接口与所述CPCI 2mm连接器的连接，所述PCI逻辑控制器的七路PCI总线接口与所述CPCI 2mm连接器的PCI总线接口连接，所述PCI逻辑控制器的时钟信号和PCI控制信号分别通过时钟BUffer和3/8译码器与所述CPCI 2mm连接器的PCI总线接口连接，所述PCI逻辑控制器的第八路PCI总线接口与所述南桥芯片连接。...
【技术特征摘要】
【专利技术属性】
技术研发人员：刘德伟，杜鹰，罗祥华，
申请(专利权)人：成都爱斯顿科技有限公司，
类型：新型
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。