SOF、EOF和EGT的解码电路制造技术

阅读:36 留言:0更新日期:2015-06-12 07:05
本发明专利技术公开了一种ISO/IEC14443typeB协议的SOF、EOF和EGT的解码电路,包括:一待解调副载波上升沿检测电路,用于检测待解调副载波输入信号的上升沿;一待解调副载波周期计数器,用于在SOF、EGT和EOF期间用系统时钟对待解调副载波周期进行计数;一基准副载波计数器,对基准副载波进行计数,根据协议规定的SOF/EOF的连续低电平持续etu时间,或者EGT的高电平持续时间范围,产生周期检测使能信号;一翻转点判决电路,在周期检测使能信号使能后,检测待解调副载波周期计数器的计数值是否大于等于1.5T,如果大于等于1.5T,则输出1个相位翻转信号。本发明专利技术能够正确解调SOF、EOF和EGT,且不影响对数据期间的开窗法数字相关解调。

【技术实现步骤摘要】

本专利技术涉及一种ISO/IEC14443typeB(类型B)协议的SOF、EOF和EGT的解码电路。
技术介绍
SOF、EOF和EGT是ISO/IEC14443typeB协议(以下简称“协议”)规定的同步信息,分别表示帧同步头、帧额外保护时间和帧尾。详细内容可参阅ISO/IEC14443-1,2,3中的定义。随着物联网技术的发展,越来越多的行业将电子标签RFID(射频识别)附着在物品上形成识别系统;而读卡机芯片也逐渐在物联网的整个系统体系中发挥着关键作用。支持近场识别的ISO/IEC14443规定的typeB类通信协议的卡片因其对负载调制深度的可调性及软件抗冲突流程等特点不断增多,非接读卡机芯片对typeB类两相相位编码解调时,除了要对每个位周期固定BPSK(二相相移键控)副载波个数的数据期进行解调,也要对协议规定的同步信息SOF、EOF和EGT等进行正确的解析,否则会数据期的解调错误。
技术实现思路
本专利技术要解决的技术问题是提供一种ISO/IEC14443typeB协议的SOF、EOF和EGT的解码电路,能够正确解调SOF、EOF和EGT,且不影响对数据期间的开窗法数字相关解调。为解决上述技术问题,本专利技术的ISO/IEC14443typeB协议的SOF、EOF和EGT的解码电路,包括:一待解调副载波上升沿检测电路,用于检测待解调BPSK副载波输入信号的上升沿;>一待解调副载波周期计数器,与所述待解调副载波上升沿检测电路相连接,用于在SOF、EGT和EOF期间用系统时钟对待解调BPSK副载波周期进行计数;一基准副载波计数器,对基准副载波进行计数,根据协议规定的SOF或EOF的连续低电平持续etu(基本时间单位,1个etu为9.472μs)时间,或者EGT的高电平持续时间范围,产生周期检测使能信号;一翻转点判决电路,与所述基准副载波计数器和待解调副载波周期计数器相连接,在所述周期检测使能信号使能后,检测所述待解调副载波周期计数器的计数值是否大于等于1.5T,如果大于等于1.5T,则输出1个相位翻转信号,用于后端副载波相关解调电路进行SOF、EOF和EGT的相位翻转点的解调;其中,1.5T为设定阈值,1T等于16个系统时钟。本专利技术对于ISO/IEC14443typeB协议规定的低速106k~424k波特率模式下的SOF,EOF,EGT的低电平或者高电平翻转点,在非完整位周期时,用周期计数检测的方法,能够正确的解析出该翻转点;对于完整位周期的数据期间的解码可以继续按照开窗法(即根据一个位周期的固定副载波的个数,选择某个或者几个副载波进行相关计算)的数字相关解调逻辑实现。这样,在SOF、EGT和EOF期间,BPSK副载波个数有可能不等于标准的一个数据位周期应有的BPSK副载波个数时,按照翻转周期进行逐个翻转点检查;既不影响数据解调,又能相对准确的解码恢复出正确的SOF、EOF和EGT的翻转点;既保留了开窗法相关解调的误码率低的优点,又解决了SOF,EOF,EGT期间的非完整位周期跳变的检测问题,从而提高了整个帧的解码成功率。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明:图1是ISO/IEC14443typeB协议的SOF、EOF和EGT的解码电路原理框图;图2是ISO/IEC14443typeB协议的SOF波形图;图3是周期检测使能信号波形图;图4是ISO/IEC14443typeB协议的EOF波形图;图5是ISO/IEC14443typeB协议规定的424k波特率下SOF波形图;图6是图1中待解调副载波周期计数器原理框图。具体实施方式参见图1所示,所述ISO/IEC14443typeB协议的SOF、EOF和EGT的解码电路在下面的实施例中,包括:一待解调副载波上升沿检测电路,用于检测待解调BPSK副载波输入信号Bpsk_subc_stream的上升沿,输出BPSK副载波上升沿检测信号Bpsk_ssy。一待解副载波周期计数器,与所述待解副载波上升沿检测电路相连接,用于在SOF、EGT和EOF期间用系统时钟对待解调BPSK副载波周期进行计数,输出计数值T_cnt。一基准副载波计数器,是用于检测基准副载波ref_subc的个数,即统计基准副载波ref_subc的ETU个数及EGT和EOF的副载波个数,并根据ISO/IEC14443typeB协议规定的SOF、EGT和EOF的ETU个数和解码状态位信息Decode_state(表示当前解码状态)标识出应该进行周期检测的时机,输出周期检测使能信号T_det_start。所述基准副载波是指副载波边界选定后以边界为计数零点产生一个理想的847k副载波参考信号。一翻转点判决电路,在所述周期检测使能信号T_det_start使能后,检测所述待解副载波周期计数器的计数值是否大于等于1.5T,如果大于等于1.5T,则输出1个相位翻转信号Bpsk_inv,用于后端副载波相关解调电路进行SOF、EOF和EGT的相位翻转点的解调。其中,1.5T为设定阈值。其核心思想是根据周期计数法来确定翻转点,而非数字相关解调。根据ISO/IEC14443协议,载波频率为13.56MHz,用系统时钟(13.56MHz)去检测一个标准的847k副载波周期时,一个标准的847k副载波周期应等于16个系统时钟,因此1T即为16个系统时钟。所述数字相关解调,是根据与基准副载波的相似度来判决是正向的基准副载波,还是反向的基准副载波。图2是ISO/IEC14443typeB协议所规定的SOF的未经副载波调制的波形:其SOF的低电平的实际持续时间范围是[10etu,11etu]。其中,b1,b2分别表示起始位之后的第1个bit,第2个bit;a表示≥2etu,≤3etu。图2中“≥12etu,≤14etu表示整个SOF的时间范围,是高低电平总和。如图3所示,当所述基准副载波计数器Ref_sub_cnt计数到8时,说明已经有9个etu连续的低电平,从第10个etu开始,周期检测使能信号T_det_start起跳,所述翻转点判决电路开始检测周期计数器的计数值T_cnt是否大于1.5T临界值(即设定阈值),以产生解码数据是否该翻转的标志信号(即相位翻转信号)Bpsk_inv。同理,对于图4所示的ISO/IEC14443typeB协议所规定的EOF以及<本文档来自技高网...
SOF、EOF和EGT的解码电路

【技术保护点】
一种ISO/IEC14443typeB协议的SOF、EOF和EGT的解码电路,其特征在于,包括:一待解调副载波上升沿检测电路,用于检测待解调BPSK副载波输入信号的上升沿;一待解调副载波周期计数器,与所述待解调副载波上升沿检测电路相连接,用于在SOF、EGT和EOF期间用系统时钟对待解调BPSK副载波周期进行计数;一基准副载波计数器,对基准副载波进行计数,根据协议规定的SOF或EOF的连续低电平持续etu时间,或者EGT的高电平持续时间范围,产生周期检测使能信号;一翻转点判决电路,与所述基准副载波计数器和待解调副载波周期计数器相连接,在所述周期检测使能信号使能后,检测所述待解调副载波周期计数器的计数值是否大于等于1.5T,如果大于等于1.5T,则输出1个相位翻转信号,用于后端副载波相关解调电路进行SOF、EOF和EGT的相位翻转点的解调;其中,1.5T为设定阈值,1T等于16个系统时钟。

【技术特征摘要】
1.一种ISO/IEC14443typeB协议的SOF、EOF和EGT的解码电路,其
特征在于,包括:
一待解调副载波上升沿检测电路,用于检测待解调BPSK副载波输入信
号的上升沿;
一待解调副载波周期计数器,与所述待解调副载波上升沿检测电路相
连接,用于在SOF、EGT和EOF期间用系统时钟对待解调BPSK副载波周期
进行计数;
一基准副载波计数器,对基准副载波进行计数,根据协议规定的SOF
或EOF的连续低电平持续etu时间,或者EGT的高电平持续时间范围,产
生周期检测使能信号;
一翻转点判决电路,与所述基准副载波计数器和待解调副载波周期计
数器相连接,在所...

【专利技术属性】
技术研发人员:王永流
申请(专利权)人:上海华虹集成电路有限责任公司
类型:发明
编号:201310654490
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1