一种超高速驱动模块电路制造技术

本实用新型专利技术涉及一种超高速驱动模块电路，属于中大功率电力电子器件的高速驱动技术领域。本实用新型专利技术输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。本实用新型专利技术能很好满足100A以下的各类功率场效应管的高速驱动要求。

【技术实现步骤摘要】

本技术涉及一种超高速驱动模块电路，属于中大功率电力电子器件的高速驱动

技术介绍
随着电力电子技术的应用范围不断扩大和新型大功率高速开关器件(如碳化硅高速场效应管等)的问世，使主回路斩波频率高达8?1MHz以上的新产品开发成为可能，然而，在目前的市场产品中，能与之相配套的超高速驱动模块产品却没有跟上，因此，研发能符合要求的超高速驱动模块成为必然。然而，理论分析和开发经验均告诉我们，此类超高速驱动模块的传输延迟时间及脉冲沿的上升下降时间均在1ns以内而瞬时传输功率又在100W左右，因此无论是电路原理设计还是元件布局和走线工艺的设计，均需采用线性高频功率电子电路的设计方法和制作工艺才行，否则，成功的可能性很小！纵观本技术的研发过程亦证明了这个观点的正确性。
技术实现思路
本技术的目的是提供一种超高速驱动模块电路。以用于解决:从电路原理上确立一种既能保证所研发的驱动模块具有2000V以上隔离电压同时又具有小于5nS的脉冲上升下降沿及大于1K欧姆输入阻抗的输入电路方式。本技术的技术方案是:一种超高速驱动模块电路，由输入隔离电路1、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成；其中输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电容C4、电容C5对+Vcc进行退耦滤波，其中电容C4电解电容主要是滤波作用，电容C5瓷片电容主要是退耦作用，在高频时保证输入隔离电路1、脉冲放大电路A的能量供给，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。所述输入隔离电路I由集成芯片Si8610、电阻R10、电容C8、稳压二极管DW2共同组成；其中电阻RlO的上端接+VCC电源，电阻RlO的下端与电容C8、稳压二极管DW2并联后的上端及集成芯片Si8610的副边电源端相连，电容CS、稳压二极管DW2并联后的下端接地；集成芯片SI8610的输入端Vi与输入驱动脉冲源相连，集成芯片Si8610的输出端接三极管Vl的基极。所述脉冲放大电路A由三极管V1、三极管V2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电容Cl、电容C2共同组成；其中电阻R1、电阻R2串联后的下端接到三极管Vl的集电极而上端接+VCC电源，中间点接三极管V2的基极；电阻R3、电容C2并联后的上端接到三极管Vl的发射极而下端接地；电容Cl、电阻R4并联后的下端接到三极管V2的发射极而上端接+VCC电源；电阻R5的上端与三极管V2的集电极以及三极管V3、三极管V4的基极相连接而下端接地。所述输出电路O由三极管V3、三极管V4、三极管V5、电阻R6、电阻R7、电阻R8、电容C3、二极管Dl、二极管D2共同组成；其中三极管V3、三极管V4的发射级相连并与三极管V5的集电极相连接，该连接点即为整个模块的输出端；三极管V3的集电极接+Vaa电源；三极管V4的集电极接电阻R6的上端后再接电容C3、电阻R7并联后的左端，电阻R6的下端接地，电容C3、电阻R7并联后的右端接二极管D1、二极管D2的阳极，二极管Dl的阴极接三极管V5的集电极，二极管D2的阴极接三极管V5的基极，三极管V5的发射极与电阻R9的左端、电阻R8、电容C6、电容C7的下端以及三极管V6的发射极相连，电阻R8的上端与二极管D2的阴极和三极管V5的基极同时相连。所述负偏压电路N由稳压二极管DW1、三极管V6、电容C6、电容C7、电阻R9共同组成；其中电容C6、电容C7的上端及三极管V6的集电极和稳压二极管DWl的阴极同时接地，稳压二极管DWl阳极与三极管V6的基极相连，电阻R9的右端接-Vee电源。本技术的工作原理是:在隔离电路I的输入端Vi端输入一个1MHz以内，低电平为0V，高电平为+5V的脉冲信号，经电气隔离能力4000V以上的超高速数字隔离器后，使输入端与输出端完全实现了电气隔离(包括地的隔离)，提高了整个电路的抗干扰能力，减小了噪声对后级电路的干扰，保护了后级电路的安全，并可以有效提高整个电路的输入阻抗、降低电路延时问题，在其输出端输出一个经过隔离的1MHz以内，低电平为0V，高电平为+5V的信号给脉冲放大电路A的Vl三极管的基极。三路输出直流电源电路S输出的+Vcc为超高速数字隔离器提供了一个稳定的+5.1V直流电压保证其正常工作，其中R10、C8、DW2 (5.1V稳压管1N4733)起稳压退耦滤波作用；V1三极管的基极为OV时，V1、V2、V3截止，下管V4推挽导通，接着使V5导通，由于负偏压电路N的DWl (4.3V稳压管1N4731)、V6、C6、C7、R9和三路输出直流电源电路S提供的稳压源-Vee电路在V6的发射极钳了一个_5V的点位，V5的导通就使输出端输出-5V的低电平；V1三极管的基极为+5V时，V1、V2导通并线性放大信号，上管V3推挽导通，V4、V5截止，使输出端输出略低于+Vaa (大小根据驱动器件决定，最大为+24V，由三路输出直流电源电路S提供的稳压源)的高电平。按这种原理工作，电路实现了将低电平为OV和高电平为+5V的脉冲信号转换成了低电平为-5V和高电平为略低于+Vaa的脉冲信号，最关键的是实现了低延时，传输延迟时间在8~9ns内、脉冲上升下降沿时间7 ~ 9ns内，触发功率达45~55W的效果。其中，①采用隔离能力4000V以上的超高速数字隔离器作为输入电路，以有效解决信号输入的高阻、高速、低延迟问题以及驱动信号输入端与被驱动功率主开关器件的高电压隔离问题采用可调阻尼特性的两级共射直接耦合线性放大电路作为脉冲电压放大，以大幅减小主放大级的传输延迟时间，同时有效解决PCB板的分布电感和分布电容形成的高幅值衰减振荡问题输出采用不对称图腾柱结构，其中上管采用射极跟随方式以确保输出阻抗低于10欧姆和开关速度小于5nS，而下管采用带加速电容及抗饱和功能的PNP复合管，以确保下管不会进入深度饱和并有小于SnS的关断速度；④采用负偏压电路以提升被驱动主功率开关器件在关断状态时的抗干扰能力。具体设计步骤如下:St印1、按频率0.4?0.6GHz、瞬时功率45~55W的高频线性功率电路设计方法进行超尚速驱动t旲块印制电路板的布局和走线；印制电路板按尚速?目号完整性和电源完整性的布局和布线方法布局和走线，有效解决了印制电路板上的分布电感和分布电容值，同时也就减小了它们形成的传输延时、高幅值衰减振荡和高频辐射干扰问题；St印2、确保脉冲放大电路A中，各能流支路的阻尼系数为I?1.2之间。所述阻尼系数的确定为:留出电阻R3、电阻R4的位置，将印制电路板其他全部元件安装完成后，在电阻R3和电阻R4位置分别焊入微调电阻，同时在集成芯片Si8610的输入端接入频率2MHz占空比为0.5的输入脉冲，超高速驱动模块的输出端接6000PF电容；然后用示波器观察三极管Vl的集电极波形，若波形的上升下降沿缓慢OlOns)则将电阻R本文档来自技高网...

【技术保护点】
一种超高速驱动模块电路，其特征在于：由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成；其中输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的‑Vee电压输出端为负偏压电路N的供电电源。

【技术特征摘要】

【专利技术属性】
技术研发人员：金建辉，陈欢，王潇，卢诚，
申请(专利权)人：昆明理工大学，
类型：新型
国别省市：云南;53