【技术实现步骤摘要】
【技术保护点】
一种基于亚稳态注入的跨时钟域逻辑ASIC验证系统，其特征在于，其结构包括：单独模块化设计在片上系统的跨时钟域逻辑；参数化配置单元，实现对亚稳态信号以及同步逻辑的参数的灵活配置，所述的参数包括：跨时钟信号的触发时钟周期、相移，亚稳态信号错误阈值、随机化，同步寄存器的建立保持时间、初始化参数；同时该参数化配置单元集成的逻辑结构根据设定的参数值对跨时钟域逻辑进行有效的异步信号和逻辑因子调整；ASIC逻辑分析单元，通过分析ASIC逻辑中跨时钟域信号的传播，确定易发生逻辑错误的网络节点，把其列为功能验证关键节点，实现对跨时钟域逻辑信号的逻辑追踪；关键节点验证单元，验证的要素包括模块化的激励数据、验证结果、信号属性、断言，实现对跨时钟域信号的数据监测、结果记录；验证配套文件，将参数化配置单元、关键节点验证单元与片上系统的跨时钟域逻辑实现关联，并用于对跨时钟域逻辑进行嵌入式验证。
【技术特征摘要】
【专利技术属性】
技术研发人员：唐涛，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。