具有独立驱动的半导体裸芯层叠装置制造方法及图纸

技术编号:11424450 阅读:83 留言:0更新日期:2015-05-07 03:16
公开了一种用于将半导体裸芯(220)层叠在基板面板(200)的基板上的层叠装置(230)和方法。层叠装置(230)包括层叠单元(234、236、238、240),它们彼此独立操作,从而成行或成列的半导体裸芯(220)可同时独立地层叠到成行或成列的基板上。

【技术实现步骤摘要】
【国外来华专利技术】具有独立驱动的半导体裸芯层叠装置
本专利技术的实施方式涉及半导体装置。
技术介绍
对便携式消费电子产品需求的迅猛增长推进了对高容量存储装置的需求。如闪存卡的非易失性半导体存储装置开始被广泛地使用以满足对数字信息存储和交换的日益增长的需求。这类存储装置的便携性、多功能性和朴实耐用的设计,连同其高可靠性和大容量,已使得他们可理想地用于多种多样的电子设备,包括例如数码相机、数字音乐播放器、视频游戏控制器、PDA和移动电话。虽然已知多种多样的封装结构,但闪存卡通常可被制为系统级封装(SiP)或多裸芯模块(MCM),其中多个裸芯以堆叠式结构安装在衬底上。现有技术的图1和图2中示出了常规半导体封装20(无模塑料)的边视图。典型的封装包括安装至衬底26的多个半导体裸芯22、24。尽管未在图1和图2中示出,该半导体裸芯可在裸芯的上表面上形成有裸芯焊盘。衬底26可形成有夹在上导电层和下导电层之间的电绝缘核。该上和/或下导电层可被刻蚀以形成包括电导线和接触垫(contactpad)的电导图案。焊线30被焊接在半导体裸芯22、24的裸芯焊盘和衬底26的接触垫之间,以将半导体裸芯电连接至衬底。衬底上的该电导线因此提供裸芯和主设备之间的电通路。一旦裸芯和衬底之间形成电连接,该组件就典型地被包封在模塑料中以提供保护性封装。已知的是使用偏移式结构(现有技术的图1)或堆叠式结构(现有技术的图2)将半导体裸芯互相叠放起来。在图1的偏移式结构中,各裸芯有偏移地堆叠,以使得下方的下一个裸芯的焊盘露出。该偏移需要衬底上的较大覆盖区(占用区),而衬底上的空间非常宝贵。在图2的堆叠式结构中,两个或更多个半导体裸芯以一个直接位于另一个之上的方式堆叠,从而相较于偏移式结构,在衬底上的占用区较小。然而,在堆叠式结构中,必须在相邻的半导体裸芯之间提供用于焊线30的空间。除了焊线30本身的高度之外,还必须在焊线上方留出额外的空间,因为一个裸芯的焊线30与上方的下一个裸芯的焊线如接触可能导致电短路。如图2所示,因此已知的是提供电介质隔离层34来为焊线30提供足够的空间以将焊线30焊接至下方裸芯24上的裸芯焊盘。一旦裸芯从晶片上被切下,各裸芯被拾取且放置在基板的面板上各自的位置上,在未固化的裸芯附接粘合剂层的上部。在裸芯连接在给定的基板位置之前,使用目视检查以对准裸芯与各基板位置。如果在特定实例没有检查到恰当的对准,或者发现基板位置的某些其它问题,则跳过该基板位置且将裸芯设置在下一个基板。图3是裸芯42已经固定到各基板位置44上后基板面板40的开始两列的现有技术图。如图所示,已经跳过一个基板位置44a且该跳过的位置44a没有容纳半导体裸芯42。在裸芯最初设在基板位置时,裸芯附接粘合剂是B-阶段粘合剂,是粘的以保持住裸芯,但是尚未完全固化。裸芯附接粘合剂可在层叠工艺中固化,在此过程中,将压力和热施加到裸芯附接粘合剂。热由其上支撑基板面板的工作站施加到基板的下侧。压力由层叠头施加到裸芯的上表面,现有技术图4和5中示出其示例。层叠头50是包括一行层叠垫52的单体件。垫52在行中的数量可匹配一列基板面板l40中的基板位置44的数量。在所示的示例中,有四个基板位置44和四个层叠垫52。例如,如现有技术图6所示,层叠头50需要调整为与支撑基板面板40的工作站成平行关系。如果该步骤跳过或没有恰当执行,则层叠头可能相对于基板面板倾斜一定的角度。对于单体结构的层叠头50,当层叠头的一个边缘在基板面板的一个边缘接触裸芯时,层叠面板的相对边缘不可能在基板面板的相对边缘适当接触裸芯。这样,单体式层叠头50可能对在基板面板40的一个边缘上的裸芯42施加的力太大,而对在基板面板40的相对边缘上的裸芯42施加的力不足。现在参见现有技术图7,因各种原因也可能发生某些裸芯42在面板40的表面之上延伸高出其它的裸芯42。例如,在图7中,裸芯42a高于其它的裸芯42,并且裸芯42b较低。在此情况下,单体式层叠头50在裸芯42a上施加的力大于在其它的裸芯42上施加的力,并且在裸芯42b上施加的力小于其它裸芯42上施加的力。现在参见现有技术图8和9,其中列中的每个基板位置已经容纳半导体裸芯,可控制层叠头施加在每个裸芯上的力。例如,可希望在每个半导体裸芯42上施加30N的力F1。因此,层叠头可在该示例中施加一相反的力F2,30Nx4=120N。然而,如上所述,可能发生列中的基板位置44a不容纳半导体裸芯42的情况,如图9所示。层叠头50仍然施加向下的力120N。然而,在此情况下,仅由三个半导体裸芯42承受该力。这样,该列中每个裸芯42上的力F3就不希望地增加到了120/3=40N。附图说明图1和2是现有技术的省略模塑料的两个常规半导体封装体设计的边视图。图3是现有技术的半导体裸芯安装到基板示例的一部分基板面板的俯视图。图4是现有技术的用于层叠半导体裸芯到基板面板的单体式层叠头的立体图。图5是现有技术的包括层叠垫的单体式层叠头的仰视图。图6是现有技术的单体式层叠头不与基板面板平行的边视图。图7是现有技术的单体式层叠头试图层叠不同厚度裸芯到基板面板的边视图。图8和9是现有技术的用常规的单体式层叠头给半导体裸芯施加力的边视图。图10是示出根据本公开的半导体装置组装的流程图。图11是更加详细示出根据本公开实施方式的裸芯附接步骤的流程图。图12是根据本公开实施方式的基板面板的俯视图。图13是来自图12的基板面板的一列基板的俯视图。图14是来自图13的一列基板的一个基板的俯视图。图15是来自与图13一样的基板面板的一列基板的俯视图,并且进一步包括半导体裸芯。图16是根据本公开实施方式用于独立层叠一列半导体裸芯到基板面板上的层叠装置的立体图。图17是根据本公开实施方式的层叠装置的层叠气缸的截面图。图18是根据本公开实施方式用于控制层叠装置操作的控制器的模块图。图19是根据本公开实施方式层叠不同厚度的半导体裸芯到基板面板上的层叠装置的边视图。图20是示出根据本公开实施方式由层叠装置在一列半导体裸芯上施加力的边视图。图21是根据本公开实施方式的其中层叠单元不与基板面板平行的将半导体裸芯层叠在基板面板上的层叠装置的边视图。图22是根据本公开形成的半导体装置的边视图。具体实施方式现在参考图10至22描述实施方式,其涉及用于独立层叠一列半导体裸芯到基板面板上的层叠装置。应理解,本专利技术可以以很多不同的形式实施,而不应解释为限于这里阐明的实施方式。相反,提供这些实施方式以使本公开清楚和完整,并且向本领域的技术人员充分地传达本专利技术。当然,本专利技术旨在覆盖这些实施方式的选择性方案、修改和等同物,而这些包括在所附权利要求限定的本专利技术的范围和精神内。此外,在本专利技术的下面的详细描述中,阐述了大量的具体细节以便提供对本专利技术的更全面的理解。然而,本领域的普通技术人员清楚,本专利技术可在没有这样具体细节的情况下实施。这里可能使用的“顶部”和“底部”以及“上部”和“下部”的术语仅为了便利和示例性说明的目的,而不意味着限制本专利技术的描述,因为所引用项可在位置上互换。现在参考图10和11的流程图以及图12-22的俯视图、边视图和立体图说明本技术方案的实施方式。图12是包括多个基板202的基板面板200的俯视图。面板200允许同时将基板202批量本文档来自技高网...
具有独立驱动的半导体裸芯层叠装置

【技术保护点】
一种用于将半导体裸芯层叠到基板面板上的基板上的层叠装置,该层叠装置包括:多个层叠单元,该多个层叠单元中的每个层叠单元包括执行器和层叠头,该执行器促动该层叠头在半导体裸芯上施加力,其中该多个层叠单元的该层叠头被彼此独立地促动。

【技术特征摘要】
【国外来华专利技术】1.一种用于将半导体裸芯层叠到基板面板上的基板上的层叠装置,该层叠装置包括:多个层叠单元,该多个层叠单元中的每个层叠单元包括执行器和层叠头,该执行器促动该层叠头在半导体裸芯上施加力,其中该多个层叠单元的该层叠头被彼此独立地促动。2.如权利要求1所述的层叠装置,还包括控制器,该控制器彼此独立地控制各该层叠单元。3.如权利要求1所述的层叠装置,其中该执行器是气动执行器。4.如权利要求1所述的层叠装置,其中该层叠头的每一个可控制为在半导体裸芯上施加力,第一层叠头在第一半导体裸芯上施加的力与第二层叠头在第二半导体裸芯上施加的力被独立地控制。5.如权利要求1所述的层叠装置,其中该层叠头的每一个可控制为在半导体裸芯上施加力以预定的时间段,第一层叠头在第一半导体裸芯上施加力的第一时间段与第二层叠头在第二半导体裸芯上施加力的第二时间段被独立地控制。6.如权利要求1所述的层叠装置,其中该基板面板包括沿着该基板面板的长度取向的多行基板和跨越该基板面板的宽度取向的多列基板,该多个层叠单元沿着一列基板取向。7.如权利要求6所述的层叠装置,其中不是列上的所有基板都容放半导体裸芯,该层叠装置中的每个层叠头在该列基板中的该半导体裸芯上施加预定目标的力。8.如权利要求1所述的层叠装置,其中该基板面板包括沿着该基板面板的长度取向的多行基板和跨越该基板面板的宽度取向的多列基板,该多个层叠单元沿着一行基板取向。9.一种用于将半导体裸芯层叠在基板面板上的基板上的层叠装置,该层叠装置包括:一行层叠单元,该行层叠单元中的每个层叠单元包括执行器和层叠头,该执行器促动该层叠头在半导体裸芯上施加预定的力以预定的时间段,其中第一层叠头对第一半导体裸芯施加的该预定力和/或该预定时间与第二层叠头对第二半导体裸芯施加的该预定力和/或预定时间被独立地控制。10.如权利要求9所述的层叠装置,还包括在每个层叠单元上的压力传感器,第一层叠单元上的第一压力传感器独立于第二层叠单元上的第二压力传感...

【专利技术属性】
技术研发人员:顾伟吕忠俞志明邱进添邰恩勇倪敏
申请(专利权)人:晟碟半导体上海有限公司晟碟信息科技上海有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1